ページの本文へ

Hitachi
お問い合わせお問い合わせ
  • 1チップに12コアを搭載。
  • コアあたり10MiBの大容量L3キャッシュをチップに内蔵。
  • DDR4(Double Data Rate 4) 2133/2400/2666MHzの高速メモリを採用しスループットを向上。
  • I/OバスにPCI Express 4.0を採用しスループットを向上。
  • 従来よりサポートしている技術(十進浮動小数演算器搭載、命令リトライ・リカバリ機能、マイクロパーティショニング機能)も継承。
POWER7+ POWER8 POWER9比較表
プロセッサ POWER7+ POWER8® POWER9
チップレイアウト*1 写真:POWER7+チップレイアウト 写真:POWER8チップレイアウト 写真:POWER9チップレイアウト
製造プロセス 32nm 22nm 14nm
コア数/チップ 4/6/8 6/8/12 6/8/10/12
周波数 3.6〜4.42GHz 3.02〜4.35GHz 2.3(max 3.8)〜3.9(max 4.0)GHz
L1命令キャッシュ 32KiB/1コア 64KiB/1コア
L1データキャッシュ 32KiB/1コア 64KiB/1コア
L2キャッシュ 256KiB/1コア 512KiB/1コア
L3キャッシュ
  • 10MiB/1コア
    チップあたりのL3キャッシュをチップ搭載コアで共有
  • 8MiB/1コア
    チップあたりのL3キャッシュをチップ搭載コアで共有
  • 10MiB/1コア
    チップあたりのL3キャッシュをチップ搭載コアで共有
L4キャッシュ L4キャッシュなし
  • メモリモジュールのメモリバッファチップに内蔵
  • 16MiB/メモリバッファチップ
  • S914/S924
    L4キャッシュなし
  • E980
    メモリモジュールのメモリバッファチップに内蔵
    16MiB/メモリバッファチップ
SMT 4スレッド/コア 8スレッド/コア
命令実行順序 Out-of-Order
(順番に関係なく準備でき次第実行)
I/Oコントローラについて 別チップ
  • チップ内蔵
  • PCIeを直接コントロール
  • スループットを向上,レイテンシを削減
*1
Courtesy of International Business Machines Corporation.
Unauthorized use not permitted.

POWER7+,POWER8,POWER9は、米国およびその他の国における
International Business Machines Corporationの登録商標または商標です。