HITACHI Inspire the Next

News Release

2018年8月30日株式会社日立製作所

電気自動車のモーター駆動省エネ化に貢献する 高耐久性構造 SiC パワー半導体"TED-MOS"を開発

従来比 40%の電界強度低減と50%の省エネ化を実現

株式会社日立製作所(執行役社長兼 CEO:東原 敏昭/以下、日立)は、電気自動車(Electric Vehicle/以下、EV)の省エネ化に貢献する新構造のパワー半導体*1として、次世代材料の炭化ケイ素(SiC)を用いた日立独自のデバイス"TED-MOS*2"を新たに開発しました。今回開発したパワー半導体は、パワー半導体の一種である SiC トランジスタの一般的な構造 DMOS-FET*3*4を基本構造として、ひれ状の溝(トレンチ)を形成した新構造(Fin 状トレンチ*5)のデバイスです。今回、耐久性の指標である電界強度を従来の DMOS-FET 比で 40%低減するとともに抵抗を 25%低減し、エネルギー損失を 50%低減できることを確認しました。今後、日立は、EV の心臓部であるモーター駆動用インバーターの省エネ化に貢献する技術として実用化をめざすと同時に、EV 向けだけでなく、社会インフラシステムのさまざまな電力変換器に適用することで、地球温暖化防止や低炭素社会の実現に貢献します。


世界的なエネルギー需要増が見込まれるなか、持続可能な社会実現へ向けてSDGs、COP21などの環境負荷低減に向けた目標が掲げられています。特に、これから爆発的な普及が見込まれる EV の電力消費量の低減は必須であり、インバーターの省エネ化を実現する SiC を半導体材料としたパワー半導体が注目されています。SiC パワー半導体の課題として、SiC はシリコン(Si)とは異なり、結晶面によって抵抗が大きく異なることが挙げられます。そのため、従来の DMOS-FET(図 1(1)) に対して低抵抗な結晶面に電流を流すトレンチ型 SiC MOSFET(図 1(2))が提案されていますが、トレンチ底角に電界が集中しやすい構造のため、高耐久性との両立が困難でした。

これまで日立では、低抵抗・高耐久性を両立する SiC パワー半導体として、日立独自構造となる Fin 状トレンチ型 DMOS-FET "TED-MOS"を高耐圧産業用途(3.3 kV)に開発し、2018 年 5 月 に開催された International Symposium on Power Semiconductor Devices and ICs (ISPSD) にて、トレンチ間隔を狭めることで耐圧を維持しつつ低抵抗化できることを発表しています。


今回、この TED-MOS の特長を生かして、さらに高電流密度が求められる EV 向け 1.2kV 耐圧 のパワー半導体(図 1(3))を開発しました。電流の集中するデバイス中央部に電圧のかかり方を緩和する「電界緩和層」を新たに設け、電界強度を大幅に低減しました。さらに、デバイス中央部を低抵抗化する「電流拡散層」を設け、SiC の中でも抵抗の小さい結晶面である Fin 状トレンチの側面とつながる電流経路とするデバイス構造を開発しました。これにより、本デバイスは、電界強度と抵抗の低減の両立を実現します。

イメージ図(図1)*6


(1) 従来のDMOS-FET



(2) 一般的なトレンチ型MOSFET



(3) 今回試作したTED-MOS



本技術の効果を試作したデバイスで検証したところ、電界強度を従来の DMOS-FET に比べて 40%低減し、EV モーター駆動に求められる 1.2 kV の耐圧を確保しつつ、抵抗を 25%低減できることを確認しました。また、ひれ状の溝を形成した構造と、電界強度と抵抗の低減により、デバイスのオン/オフ切替が速くなり、切替時の電流によるエネルギー消費を 50%低減することにも成功しました。

今後、日立は本技術を社会インフラシステムのさまざまな電力変換器に適用することで、地球温暖 化防止、低炭素社会の実現に貢献していきます。

本成果は、2018年9月3日~6日に英国バーミンガムで開催される「European Conference on Silicon Carbide and Related Materials(ECSCRM)」にて発表する予定です。

- *1 インバーターやコンバーターなどの電力変換器に用いられ、電流をスイッチングにより制御する半導体素子
- *2 TED-MOS: Trench Etched DMOS-FET*3
- *3 DMOS-FET: Double Diffused MOSFET*4
- *4 MOSFET: $\underline{\mathbf{M}}$ etal- $\underline{\mathbf{O}}$ xide- $\underline{\mathbf{S}}$ emiconductor $\underline{\mathbf{F}}$ ield- $\underline{\mathbf{E}}$ ffect- $\underline{\mathbf{T}}$ ransistor
- *5 溝(トレンチ)を掘ることで形成した Fin(ひれ)の側壁を電流経路とする構造
- *6 n+(ソース): 高濃度 n 型不純物拡散層(ソース領域)、p·body: p 型不純物ボディ領域、n-JFET: n 型 Junction-barrier FET、ドレイン: n 型不純物ドレイン領域

■照会先

株式会社日立製作所 研究開発グループ

問い合わせフォーム: https://www8.hitachi.co.jp/inquiry/hqrd/rd/jp/form.jsp

以上

お問い合わせ先、URL等)は、発表日現在の情報です。予告なしに変更され、検索日と

情報が異なる可能性もありますので、あらかじめご了承ください。