本文へジャンプ

Hitachi

このニュースリリース記載の情報(製品価格、製品仕様、サービスの内容、発売日、お問い合わせ先、URL等)は、発表日現在の情報です。予告なしに変更され、検索日と情報が異なる可能性もありますので、あらかじめご了承ください。なお、最新のお問い合わせ先は、お問い合わせ一覧をご覧下さい。

2008年6月17日
株式会社日立製作所
株式会社ルネサス テクノロジ

処理量に関わらずシステムLSIの安定動作を確保する
オンチップ電源電圧制御回路技術を開発

電源電圧マージンを縮小させて、システムLSIの高性能化と省電力化の両立を可能に

  株式会社日立製作所(執行役社長:古川 一夫/以下、日立)と、株式会社ルネサス テクノロジ(会長&CEO:伊藤 達/以下、ルネサス テクノロジ)は、このたび、一時的な処理量の増大によってシステムLSI内部の電源電圧が低下するのを抑制し、処理量に関わらずLSIの安定動作を確保する「オンチップ電源電圧制御回路技術」を開発しました。本技術は、LSI内部の電源電圧が低下した際に、主電源に補助電源を接続し電位の低下を抑えるもので、一時的な処理量の増大に備えて高めに電源電圧を設定してLSIを設計する必要がなくなり、LSIの電源電圧の低減を実現します。さらに、LSIの高性能化に伴い、必要な電源電圧マージンが拡大し省電力化の障壁となっている問題に対しても、本技術によりLSIの電源電圧を低減することで、省電力化を可能にします。

  今回、65ナノメートル(nm)CMOSプロセスを用いて試作した回路で効果検証を行ったところ、開発技術を用いない場合に比べ、LSI内部で生じる電源電圧の低下を40mV抑制できることを確認しました。本技術により、従来と比較して40mVの電源電圧マージンが改善されることを示しており、今後のシステムLSIの高性能化と省電力化を同時に進めていく上でのキー技術といえます。

  カーナビゲーションやデジタルテレビ、携帯電話などの情報機器の心臓部に用いられるシステムLSIに対する高性能化ならびに省電力化の要求が、従来以上に高まっています。システムLSIの省電力化には電源電圧の低減が効果的です。しかし、一般的にシステムLSIでは、一時的に処理量が増大した際にLSI内部の電源電圧が低下して性能が劣化するのを防ぐために、マージンを設けた高めの電源電圧が設定されています。近年では、システムLSIの製造プロセスの微細化によって、LSIを構成する素子の特性のばらつきが顕著になり、電源電圧マージンを拡大する必要があるため、LSIの省電力化に向けた低電圧化を妨げる要因となっています。さらに、LSIの大規模化によって設計の複雑度が増大しており、十分に電源電圧マージンを確保することが困難になりつつあります。このため、今後、システムLSIの高性能化と省電力化を両立させていくためには、電源電圧マージンを縮小させると同時に、処理量が増大した際の安定動作を補償する回路技術の開発が必須となっていました。

  このような課題に対応するため、日立とルネサス テクノロジは共同で、負荷が増大した際には補助電源回路に接続し、十分な電源電圧の供給を行うことのできるオンチップ電源補助回路技術を開発しました。

  新たに開発した回路技術の特長は次の通りです。

1. LSIの動作状況に応じて電源を補助するオンチップ電源補助回路

  LSI内部に通常の電源配線とともに、それよりも電圧の高い電源(補助電源)を配線し、LSIの動作状況に応じて補助電源の配線を通常の電源線に接続します。これによって、高負荷動作時に発生する電源電圧の低下を抑制します。また、この補助電源は、通常電源線に付加して利用することから、補助電源を設けるために使用する配線の規模を、通常、電源を設ける際に用いるリソースの10%程度に抑えることが可能です。補助電源の制御は、オンチップのデジタル電圧計による電圧計測結果や回路の動作状況に応じて制御します。

2. デジタル出力のオンチップ電源電圧計測技術

  オンチップでの電源統括制御を実施する上で重要な役割を演じる、デジタル出力のオンチップ電源電圧計測技術を開発しました。一般的に電圧計測にはアナログ回路が必要となりますが、微細プロセスでの設計が困難です。日立とルネサス テクノロジは、これまで、電位変動をオンチップ・オシレータ(内蔵発振回路)の発振周波数を計測する電圧計測技術を共同で開発してきましたが、今回、この技術を応用し、オンチップ・オシレータの発振出力の周波数(周期)信号(アナログ信号)を、タイム/デジタルコンバーター(TDC:Time-to-Digital Converter)*1でデジタル化して出力する電圧計測技術を開発しました。本電圧計は、電圧計測レンジと検出精度を必要最低限に抑えることで、小面積化を実現しています。

  今回、65nmCMOSプロセスで試作した回路を用いて効果検証を行い、処理量が増大したときの電源電圧低下を40%改善できることと、デジタル電圧計測の基本動作を確認しました。本技術を用いない場合と比べ、LSIの電源電圧を40mV低減することが可能です。本技術は、今後、システムLSIの高性能化と省電力化を同時に進めていく上でのキー技術といえます。

  なお、本成果は、2008年6月18日から米国・ホノルルで開催される半導体集積回路に関する国際会議「2008 Symposium on VLSI Circuits」にて発表します。

*1
Time-to-Digital Converter : 信号の立ち上がりエッジなどを、レファレンスの信号と比較し、ずれ量を計測する技術。レファレンス信号を複数もち、それらの信号の立ち上がりエッジ間隔を一定値に固定することで、被測定信号とのずれ量をデジタルに計測することができる。

お問い合わせ先

株式会社日立製作所 中央研究所 企画室 [担当:木下]
〒185-8601 東京都国分寺市東恋ヶ窪一丁目280番地
TEL : 042-327-7777 (直通)

株式会社ルネサス テクノロジ CSR統括部 広報・宣伝部 [担当:依田]
〒100-0004 東京都千代田区大手町二丁目6番2号(日本ビル)
TEL : 03-6756-5554 (直通)

以上

Adobe Readerのダウンロード
PDF形式のファイルをご覧になるには、Adobe Systems Incorporated (アドビシステムズ社)のAdobe® Reader®が必要です。