このニュースリリース記載の情報(製品価格、製品仕様、サービスの内容、発売日、お問い合わせ先、URL等)は、発表日現在の情報です。予告なしに変更され、検索日と情報が異なる可能性もありますので、あらかじめご了承ください。なお、最新のお問い合わせ先は、お問い合わせ一覧をご覧下さい。
2008年2月4日
学校法人早稲田大学
株式会社日立製作所
株式会社ルネサス テクノロジ
自動並列化コンパイラとの協調による8個のCPUコアの独立電源遮断と同期技術
学校法人早稲田大学(総長:白井 克彦/以下、早稲田大学)と株式会社日立製作所(執行役社長:古川 一夫/以下、日立)、株式会社ルネサス テクノロジ(会長&CEO:伊藤 達/以下、ルネサス テクノロジ)は、このたび、複数の中央演算処理装置(CPU)コアを搭載したマルチコア型システムLSI(以下、マルチコアLSI)の低消費電力化技術、ならびにプログラムの処理の高速化が可能な、複数CPUコアの同期技術を開発しました。
今回開発した低消費電力化技術は、複数CPUコアのうち、目標の処理時間を達成するために動作させる必要のないCPUコアの供給電源を独立して遮断したり、ゆっくり動作させても問題ないCPUコアを動作周波数を下げて動作させるものです。本技術は、従来のハードウェアあるいはOS(Operating System)による電力制御方式に比較し、コンパイラ*1と協調して1つのプログラムの中で各CPUコアの電源を遮断するなどきめ細かな制御を行うため、微細化と共に問題となっているリーク電力の低減も図ることができるなど、一層の低消費電力化が可能です。今回試作したチップ上で、オーディオ圧縮用のAAC(Advanced Audio Coding)エンコードプログラムを8コアで曲長と同じ時間内に圧縮を終了するという条件下でリアルタイム実行した場合に、早稲田大学が開発したマルチコア用コンパイラによる電力制御機構を利用することにより、86%の電力削減が可能となることを確認しました。
また、今回あわせて開発した複数CPUコア同期技術は、全CPUコアあるいは複数のCPUコアが、タイミング調整が必要なプログラム部分の処理を完了したことをハードウェアで高速に検出する新たなバリア同期技術です。これにより、各CPUコアは実行タイミングを合わせることができるため、プログラムの次の処理を開始するまでの待ち時間を低減できます。繰り返しバリア同期を行うプログラムにて評価を行い、ソフトウェアでこの機能を実現する場合に比べ18倍の高速化を実現できることを確認しました。
なお、今回開発したマルチコアLSI技術は、並列処理プログラムを自動作成するコンパイラ(以下、自動並列化コンパイラ)の最適化を効果的に高めるよう設計しており、AACエンコーダの自動並列化では、1プロセッサに比べ5.8倍の高速化を確認しました。この処理性能に関しては、コンパイラの高度化により、今後さらなる速度向上が期待できます。また、従来の手動並列化では数週間単位の時間が必要でしたが、コンパイラの利用により数分単位にまで短縮できたことから、マルチコア用ソフトウェアの開発期間を大幅に短縮できると期待しています。
なお、本開発は、独立行政法人新エネルギー・産業技術総合開発機構が、2005年度から実施中である、半導体アプリケーションチッププロジェクトの中の「リアルタイム情報家電用マルチコア技術の研究開発」(プロジェクトリーダー:早稲田大学 笠原博徳教授)により、実施したものです。
近年、カーナビゲーション機器やデジタルTV、DVDレコーダー、家庭用ゲーム機、携帯電話などの情報家電は、ブロードバンド・ネットワークへの接続をはじめ、音声・画像など多様なマルチメディア処理機能の搭載、さらには一般家庭への普及に伴う低消費電力化、高性能化、安全性の向上など、上記製品の中核技術となるプロセッサへの要求は急速に高まっています。高性能化・低消費電力化に対応する新技術として、1チップに複数のCPUコアを集積し、それらを並列に動作させることによって高い性能を低消費電力で実現するマルチコア技術が注目を集めており、高性能なパソコン、サーバ、スーパーコンピュータ向けのプロセッサで採用されています。そして、今後、情報家電向けの低消費電力プロセッサにおいても適用が拡大していくことが見込まれます。さらに、情報家電においては、高性能化・低消費電力化に加え、短期間でのソフトウェア開発が重要な要素となります。
今回開発した技術は、コンパイラとハードウェアの協調により、1アプリケーションプログラムの低消費電力制御を含めた自動並列化を実現したもので、今後、マルチコア技術を広く利用していくための重要な低消費電力、高性能、短ソフトウェア開発期間を実現する革新的な技術と期待できます。
試作チップは、1チップに、最新のSuperHTM*2マイコンのコアを8個集積しています。クロック周波数は、最大600MHz(メガヘルツ)で動作し、処理性能は、最大8640MIPS(million instructions per second)(Dhrystone 2.1時)を実現します。消費電力は600MHz動作時に約2.8Wで、単位電力あたりの性能は3000MIPS/W以上を実現しています。
開発した技術の特長は以下のとおりです。
なお、本技術は2008年2月3日から米国サンフランシスコで開催されている「国際固体素子回路会議(ISSCC:International Solid-State Circuits Conference)」にて、2月4日(現地時間)に発表します。
株式会社ルネサス テクノロジ CSR統括部 広報・宣伝部 [担当:佐藤]
〒100-0004 東京都千代田区大手町二丁目6番2号(日本ビル)
TEL : 03-6756-5554 (ダイヤルイン)
株式会社日立製作所 中央研究所 企画室 [担当:木下]
〒185-8601 東京都国分寺市東恋ヶ窪一丁目280番地
TEL : 042-327-7777 (ダイヤルイン)
学校法人早稲田大学 理工学術院 基幹理工学部 情報理工学科 [担当:笠原]
〒169-8555 東京都新宿区大久保三丁目4番1号
TEL : 03-5286-3371 (ダイヤルイン)
以上