約 20 年にわたり原因が不明であった DRAM セルの記憶保持時間の変動要因を解明 次世代低電力 DRAM の開発に道

株式会社日立製作所(執行役社長:庄山 悦彦、以下:日立)とエルピーダメモリ株式会社(代表取締役社長&CEO:坂本幸雄、以下:エルピーダ)は、このたび、DRAMセルが電荷を保持する時間(記憶保持時間)の変動が、トランジスタのp-n接合<sup>1)</sup>からのリーク電流に起因することを解明しました。記憶保持時間の長短によってDRAMの消費電力は大き〈影響を受けるため、今回、その変動要因を明らにしたことにより、今後のDRAMの低消費電力化に道を拓くものと期待されます。

現在、ハイエンドサーバやパソコンのメインメモリとして用いられているDRAMは、低電力化技術の進展によって、デジタル家電や携帯情報端末への適用も拡大しています。DRAMセルは、1つのトランジスタとキャパシタで構成され、トランジスタのオン・オフによりキャパシタに蓄積した電荷の有無によって情報の記憶と読出しを行います。しかし、キャパシタに蓄積された電荷は、トランジスタがオフの間にも電流が流れてしまう現象(チャネルリーク)や、p-n接合部の結晶欠陥から電流が漏れ出てしまう現象(接合リーク)により一定時間で放電されてしまうため、DRAMセルの記憶保持時間は有限な時間になります。このため、DRAMでは、一定間隔で情報の再書込み(リフレッシュ動作)を繰り返しています。

このDRAM記憶保持時間に関して、1987年に、記憶保持時間が二つの値の間で変動するDRAMセルが、非常に低い確率で存在するということが報告されました<sup>2)</sup>。この現象は、20年近〈知られていましたが、これまで、その要因は明らかにされていませんでした。現在生産しているDRAMでは、リフレッシュ動作間隔を、すべてのメモリセルが記憶保持不良を起こさぬように、この記憶保持時間の変動も含めて十分なマージンを持たせて設定しています。しかし、将来、DRAMの大容量・高集積化を進めていくと、リフレッシュ動作間隔のマージンが減少し、低電力での安定動作が困難になる可能性があります。そのため、DRAMの大容量・高集積化に向けて、記憶保持時間の変動の機構解明が求められていました。

このような背景のもと、日立とエルピーダは、記憶保持時間変動の要因として、セルトランジスタのリーク電流に着目し、試験デバイスを用いて、詳細な測定を行いました。その結果、

リーク電流が2つ値の間で可逆的に変動するセルトランジスタが1万個に数個存在すること DRAMセルのリーク電流は、セルトランジスタのチャネルを流れる成分と、p-n接合を流れる成分の和となるが、可逆的に変動するのはp-n接合のリーク電流であること

p-n接合リーク電流変動には温度依存性があり、高い温度では変動しやすく、2値間の変動周期が短くなること

の3点が明らかになりました。

通常、p-n接合のJ-p電流は、接合中に結晶欠陥が存在することで増大されます。このため、2つの値の間を可逆的に変動する p-n 接合J-p電流が発生する機構は、接合に存在する結晶欠陥が、エネルギー準位J0の異なるJ2状態を持ち、そのJ2状態の間を遷移すると考えられます。測定結果 の温度特性から、これらJ2状態間の遷移に必要なエネルギーを算出することができ、それは J1eV(J1)といずルト)程度であることがわかJ1 ました。ここで得られた遷移エネルギー(J1)は、これまで報告された記憶保持時間の変動に要するエネルギーと同程度の値です。このことから、記憶保持時間の可逆的変動をもたらす直接的な要因が、J2の可逆的変動であることが明らかとなJ3となJ4をなJ3となるJ4をなJ4をなJ4をなJ5となるJ5となるJ5となるJ5となJ5となJ5となるJ5となるJ5となるJ5となJ5となるJ5とな

今後、DRAMの大容量・高集積化、低電力化を進めていく上で、その性能に大きな影響を及ぼす記憶保持性能に関する基礎的な知見が得られたものといえます。

なお、本成果は、12月5日から米国ワシントンDCで開催される電子デバイスに関する国際会議「2005 IEEE International Electron Devices Meeting」にて発表いたしました。

## 【用語】

1)p-n接合:多数キャリアが正孔であるp型半導体と、多数キャリアが電子であるn型半導体からなる接合で、現在の半導体デバイスの基本的な構成要素です。p-n接合には、順方向にバイアスを印加すると電流が流れない、整流作用があります。p-n接合二つを、p-n-pまたはn-p-nのように接続し、間に挟まれた半導体に絶縁体を介したゲートを付けることで、LSIの基本デバイスであるMOSトランジスタになります。ここで述べているp-n接合は、DRAMセルトランジスタの構成要素であるp-n接合をさします。

- 2) 1987 年の IEDM にて IBM から報告されました。
- 3) エネルギー準位:半導体の中で、電子は速度に応じたさまざまな運動エネルギーをとりますが、とることのできないエネルギー領域が存在します。これを禁制帯と呼びます。この禁制帯は、半導体結晶が周期構造を持つことに由来します。しかし、半導体結晶に何らかの欠陥や汚染などがありますと、結晶の周期性が崩れ、この禁制帯内に電子のとることのできるエネルギー状態が発生します。これをエネルギー準位と言い、p-n 接合のリークの原因などになります。

## 照会先

株式会社 日立製作所 中央研究所 企画室 [担当:内田、木下] 〒185-8601 東京都国分寺市東恋ヶ窪一丁目 280 番地 TEL 042-327-7777(ダイヤルイン)

エルピーダメモリ株式会社 IR & マーケットコミュニケーション Gr. [担当: 高橋、小林] 〒104-0028 東京都中央区八重洲 2 丁目 2 番 1 号 TEL 03-3281-1648 (ダイヤルイン)

以上

お問い合わせ先、URL等)は、発表日現在の情報です。予告なしに変更され、検索日と

情報が異なる可能性もありますので、あらかじめご了承ください。