日立製作所 半導体グループ(グループ長＆CEO 石橋 正)は、このたび、ハイエンドワークステーションや
サーバ、パソコン等のメインメモリ、画像およびキャッシュ用メモリとして、業界で初めて、256Mビット
DDR(Double Data Rate)シンクロナスDRAM(以下、DDR SDRAM)「HM5425401BTTシリーズ(×4ビット構成)」、
「HM5425801BTTシリーズ(×8ビット構成)」、「HM5425161BTTシリーズ(×16ビット構成)」を製品化し、
平成11年10月からサンプル出荷を開始します。
　本製品は、0.18μm CMOSプロセスの採用と、外部クロックの立ち上がり、立ち下がりに同期させてデータ
の入出力を行うDDR方式により、1ピン当り毎秒266Mビット(133MHzクロック周波数時)とPC133対応SDRAMの
2倍のデータ転送レートを実現しました。
　パッケージは、JEDEC(Joint Electron Device Engineering Council)標準の66ピン400ミル(注1)
TSOP-IIパッケージを採用しています。
     
　近年、パソコンやワークステーションなどの情報機器システムの高速化、CPUの高性能化が進んでおり、
メインメモリや画像、キャッシュ用メモリとして使用されるDRAMに対しても、大量データを高速に処理する
ために、データ転送レートの向上が望まれています。そこで、今回、このような市場のニーズに対応し、次
世代を狙った大容量高速DRAMとして、256MビットDDR SDRAMを製品化しました。
     
　「HM5425401BTTシリーズ」は×4ビット構成、「HM5425801BTTシリーズ」は×8ビット構成、「HM5425161BTT
シリーズ」は×16ビット構成となっており、3シリーズともに0.18μmプロセスを採用しています。また、DDR
方式の採用により、データの入出力はクロックの立ち上がり、立ち下がりの両エッジに同期し、クロックの
2倍の周波数でデータを転送できます。
　さらに、動作周波数は100MHz、133MHzに対応しており、データ転送レートは動作周波数の2倍となる200
Mbps/ピン、266Mbps/ピンを実現しています。
　なお、インタフェースは、高速動作を実現するためにSSTL-2(注2)を採用しました。また、高速化および
低消費電力化を図るために電源電圧2.5Vを使用しています。
     
　今後は、本製品を搭載したモジュールを製品化するとともに、DDR SDRAMの高速化、大容量化を進めてい
きます。
     
 (注1)ミル(mil)：100ミルは2.54mm。
 (注2) SSTL：Stub Series Terminated Logic
     
■応用製品例
  ・ハイエンドワークステーション、サーバ用のメインメモリ
  ・画像処理用バッファメモリ
  ・キャッシュメモリ

     
     
                                     　　　　　　　　以  上