| HITACHI HOME | UP | SEARCH | HITACHI

News Release

このニュースリリース記載の情報(製品価格、製品仕様、サービスの内容、発売日、お問い合わせ先、URL等)は、発表日現在の情報です。予告なしに変更され、検索日と情報が異なる可能性もありますので、あらかじめご了承ください。なお、最新のお問い合わせ先は、お問い合わせ一覧をご覧下さい。


平成11年2月15日

システムLSIのスタンバイ電流を2桁以上低減する低電力回路技術を
世界で初めて開発

-ハンドヘルドPCなど次世代の携帯情報機器の電池寿命を
10倍以上に伸長−

  日立製作所は、このたび、200MHz以上の高速システムLSIを携帯情報機
器に応用する場合にネックとなるスタンバイ電流(待機時の消費電力)を、2桁
以上低減する低電力回路技術を開発しました。
  本技術は、システムLSIの高速化、高集積化とともに急増するトランジスタ
間の漏れ電流の抑制を、世界で初めて大規模回路に適用して実現していま
す。
  本技術を業界最高レベルの性能を有する当社のRISCマイコン「SH-4」(*1)
に適用し、スタンバイ時の漏れ電流が1/650に低減することを確認しました。
このため、ハンドヘルドPCなど200MHzの高速性能を持つ携帯情報機器にお
いて、電源を切らずに10倍以上の電池寿命の伸長を実現できます。

  マルチメディア機器の頭脳として今後期待されるシステムLSIでは、高速化
によるさらなる性能向上とともに、電池の長寿命化や小型化に結びつく低消
費電力化が要求されています。しかし、高速化のためにLSIの微細化が進み、
0.2μmを切るようになると、LSIが動作していないスタンバイ時の消費電力が
急激に増加するという問題が明らかになってきました。これは、微細化が進
むと、併せてLSIの動作に必要な電圧(しきい値電圧(*2))を下げることが必要
となりますが、しきい値電圧を下げるとスタンバイ時にトランジスタ間の漏れ
電流が増加するという本質的な物理現象によるものです。携帯電話やハンド
ヘルドPCなどの携帯情報機器は、使用時以外でも常にスタンバイ状態を保
つため、この漏れ電流の低減は実用的な電池寿命を確保するための最重要
課題の一つでした。

  この対策案としては、スタンバイ時のみトランジスタのしきい値電圧を高くす
ることによって、漏れ電流を低減する「基板電圧制御技術」が提案されていま
した。しかし、従来の基板電圧制御技術では、大規模LSIのように100万個以
上あるトランジスタの基板電圧を均一に制御することが困難なことや、大きな
漏れ電流低減効果を得るために基板端子に大きな電圧を加えると他のトラ
ンジスタの端子へ新たな漏れ電流が発生してしまうといった問題から、製品レ
ベルの大規模システムLSIには適用することができませんでした。

  そこで、今回、当社では以上の問題に対応するため、次の二つの電圧制御
技術を開発し、大規模LSIでの基板電圧制御を実現しました。
(1)インピーダンス切り替え型基板電圧制御技術
  LSI中に多数の微小な半導体スイッチを分散して配置し、これを用いてトラン
ジスタの基板端子に与える電圧を通常動作時とスタンバイ時で切り替え、動
作時に基板インピーダンス(*3)が低くなるように制御しました。これにより、多
数のトランジスタの均一な基板電圧制御が可能となり、200MHzを超える高速
大規模回路での基板電圧制御を実現しました。

(2)電源電圧制御技術
 さらなる低電力化のために、(1)の基板電圧制御と同期して、スタンバイ時
のLSI電源電圧を動作時よりも低くする制御技術を開発しました。これにより、
基板端子に大きな電圧を印加することなく実効的に大きな電圧を基板に印
加した場合と同等の効果を得ることができました。また、電源電圧を低くする
ことで、0.2μmを切る微細素子で顕著となる「ドレイン誘起障壁低下現象(*4)
」の効果により、トランジスタのスタンバイ時のしきい値電圧がさらに上昇し、
大幅な低電力効果を得ることができました。

  この2つの技術により、膨大な数のトランジスタの基板電圧を均一に制御す
ることが可能となり、世界で初めて、製品レベルのシステムLSIにおいて高速
性を維持しながらLSIスタンバイ時の消費電力を大幅に低減する低電力回路
技術を実現しました。

  今回、この低電力回路技術を、1.8V、200MHzで動作する「SH-4」に適用し、
従来のLSIスタンバイ時の漏れ電流量を(1)の技術で約1,300マイクロアンペ
アから約30マイクロアンペアに、(2)の技術でさらに約2マイクロアンペアまで
低減することを確認しました。
  本技術は、LSIの規模が変わってもまったく設計変更なく使える汎用的な回
路技術としての特徴を持っていることから、当社のASIC「HG75Cシリーズ」(*5)
にも適用できます。従来の設計CAD環境や設計資産などをそのまま継承し、
スタンバイ時電流を従来比で2桁以上削減することができます。

  本技術は、2月15日から米国で開催される「国際固体素子回路会議(ISSCC)」
で発表します。

<用語説明>
(*1)SH-4:日立RISCマイコン「SuperH(TM)ファミリ」の最上位CPUコア名。組
     み込み型マイコンとしては、業界最高レベルの360MIPSを実現する。
     (MIPS:Million Instruction Per Secondの略で、性能を表わす指標。360
      MIPSは1秒間に3憶6,000万回の命令処理を実行する。)
     *SuperHは、(株)日立製作所の商標です。
(*2)しきい値電圧:トランジスタはある値以上の電圧をそのゲート電極にかけ
     ると、ソース・ドレイン間に電流が流れオンする。しきい値電圧はその電圧
     値を指す。
(*3)基板インピーダンス:トランジスタの基板端子と電源端子の間の抵抗。
(*4)ドレイン誘起障壁低下現象:電源電圧を下げればトランジスタのしきい値
     電圧が高くなるという現象で、基板端子に電位を印加すればさら にその
     依存性が大きくなる。
(*5)高集積セルベースIC「HG75Cシリーズ」:本シリーズは、0.18μmCMOSプ
     ロセス(5層メタル配線技術)の採用や、論理合成最適化ライブラリお よ
     び設計ツールの適用により、2,500万ゲート規模の回路を1チップに搭載
     することが可能。「HG75Cシリーズ」は、1.8Vという低電圧化と最適化され
     たライブラリにより、0.04μW/ゲート・MHzという当社従来比1/5以下の低
     電力化を達成している。

                                                                       以  上


WRITTEN BY Secretary's Office
All Rights Reserved, Copyright (C) 1999, Hitachi, Ltd.