このニュースリリース記載の情報(製品価格、製品仕様、サービスの内容、発売日、お問い合わせ先、URL等)は、発表日現在の情報です。予告なしに変更され、検索日と情報が異なる可能性もありますので、あらかじめご了承ください。なお、最新のお問い合わせ先は、お問い合わせ一覧をご覧下さい。 |
平成10年11月30日 |
積層技術により大容量化を実現した128Mビットおよび
168Mビットのフラッシュメモリを製品化 |
−2個のメモリチップを積層し、
1個のパッケージ内に実装することで、従来の2倍の容量を実現− |
|
日立製作所では、このたび、デジタルカメラやハンドヘルドPCなどの携帯情報機器、ハンディターミ
ナルや通信機器などのデータストレージ用途向けに、当社の積層パッケージ(Double Density Package、
以下DDP)を採用して大容量化を実現した128Mビットフラッシュメモリ「HN29W12814A」および168Mビッ
トフラッシュメモリ「HN29W16814」を製品化し、平成10年12月からサンプル出荷を開始します。
DDPは2個のメモリチップを独自の積層技術により1個のパッケージ内に収め、従来外形と同一サイ
ズで2倍の容量を実現できます。「HN29W12814A」は64Mビットフラッシュメモリを、「HN29W16814」は84
Mビットフラッシュメモリを2個搭載しており、従来製品との置き換えも容易に行えます。
今回の2製品により、従来の64M、84M、256Mビット品と併せて、大容量フラッシュメモリのラインアッ
プ強化を図り、市場ニーズに対応した供給体制を整えていきます。
近年、デジタルカメラ、携帯情報機器などの分野においてはフラッシュメモリを用いた大容量のデータ
ストレージが要求されており、特にフラッシュカードにおいては、限られた実装スペースでの大容量化の
実現が課題となっています。このため、当社ではフラッシュメモリの大容量化を推進しており、現在量産
中の64Mビット品に加え、本年5月には84Mビット品、さらに8月には多値技術を用いた業界初の256Mビ
ット品を製品化し、現在サンプル出荷を開始しています。
そして、今回、64Mビットおよび84Mビット品2チップを従来のTSOP-IIパッケージに搭載した128Mビット
フラッシュメモリ「HN29W12814A」、168Mビットフラッシュメモリ「HN29W16814」を製品化しました。
「HN29W12814A」は、高速の64MビットAND型フラッシュメモリ「HN29W6411A」を、「HN29W16814」には
高速の84MビットAND型フラッシュメモリ「HN29W8411」を2個搭載しています。パッケージは48ピンの
TSOP-IIで、従来の「HN29W6411A」「HN29W8411」と同一サイズの12.70×19.68×1.20(mm3)を実現して
います。また、ピン配置は、「HN29W6411A」「HN29W8411」がパッケージ左側のピンのみを使用している
ため、今回のDDP品では従来空いていた右側のピンを別の1チップが使用するようにしました。
各メモリチップのピン配置をパッケージの左右に分割することで、それぞれ独立して動作可能となります。
さらに、フットプリントも同一のため、従来品との置き換えで、容易に2倍の容量を実現できます。
なお、プログラム時間はセクタあたり0.3ms(typ.)、消去時間もセクタまたはブロックあたり0.8ms(typ.)と
高速動作を実現しています。
今後は、次世代の製品に関しても、今回のDDP技術を採用していきます。
<応用製品>
●フラッシュメモリカード:CompactFlash(TM)(*)、PC-ATAカード
●ハンドヘルドPCなどの携帯情報機器
●ハンディターミナル
●ボイスレコーダ
*CompactFlash(TM)は、米国SanDisk Corporationの商標であり、CFA(CompactFlash Association)へライ
センスされています。日立はCFAのメンバーで、日立CompactFlash(TM)はCFAが規定したCompactFlash
Specificationに準拠しています。
<価 格>
製 品 名 | メモリ構成 | サンプル価格(円) |
HN29W12814ATT-50 | 8M×8×2 | 7,000 |
HN29W16814TT-50 | 10M×8×2 | 9,150 |
<仕 様>
製 品 名 | 128Mビットフラッシュメモリ | 168Mビットフラッシュメモリ |
HN29W12814ATT-50 | HN29W16814TT-50 |
メモリ構成 | (512+16)×8×(16,057セクタ以上)×2 | (512+16)×8×(21,057セクタ以上)×2 |
動作電圧 | 3.3V±0.3V/5.0V±0.5V |
書込データサイズ | (512+16)バイト/セクタ |
消去ブロックサイズ | (512+16)バイト/セクタ、または(4,096+128)バイト/ブロック |
プログラム時間 | 0.3ms(typ)/セクタ |
消去時間 | 0.8ms(typ)/セクタ 0.8ms(typ)/ブロック |
アクセススピード | ファーストアクセス:5μs(max) シリアルアクセス:50ns(max) | ファーストアクセス:6μs(max) シリアルアクセス:50ns(max) |
パッケージ | TSOP-II 48pin DDP |
書換回数 | 3×10の5乗 回 |
以 上
|
|
WRITTEN BY Secretary's Office
All Rights Reserved,
Copyright (C)
1998, Hitachi, Ltd.
|