| HITACHI HOME | UP | SEARCH | HITACHI

News Release

このニュースリリース記載の情報(製品価格、製品仕様、サービスの内容、発売日、お問い合わせ先、URL等)は、発表日現在の情報です。予告なしに変更され、検索日と情報が異なる可能性もありますので、あらかじめご了承ください。なお、最新のお問い合わせ先は、お問い合わせ一覧をご覧下さい。


平成10年5月18日

100MHzメモリバスに対応した64MビットシンクロナスDRAMと 64Mバイトおよび128MバイトシンクロナスDRAMモジュールを製品化

−CASレイテンシ2に対応し、ランダムアクセス36nsと高速化を実現−

    日立製作所は、このたび、パソコンやワークステーション(WS)などのメインメモリ向けとして、100
MHzメモリバスのCASレイテンシ(注1)2に対応した64MビットシンクロナスDRAM(SDRAM)
「HM5264165DTT-A60(×16ビット構成)」、「HM5264805DTT-A60(×8ビット構成)」、
「HM5264405DTT-A60(×4ビット構成)」を製品化し、平成10年6月からサンプル出荷を開始します。
本製品は、当社のCASレイテンシ3対応SDRAMから10ns高速化した36ns動作のランダムアクセスを実
現、高速データ転送が可能です。
  また、本SDRAMを搭載したモジュールとして、64MバイトSDRAMモジュール「HB52E88EM-A6D
(×64ビット構成)」、「HB52E89EM-A6D(×72ビット構成)」、128MバイトSDRAMモジュール
「HB52E168EN-A6D(×64ビット構成)」、「HB52E169EN-A6D(×72ビット構成)」を併せて製品化
し、平成10年6月からサンプル出荷を開始します。

  現在、パソコンに用いられるCPUでは、動作速度350MHz以上の製品が登場しており、そこには100
MHzメモリバスのDRAMが使用されています。当社では、すでに100MHzメモリバスにCASレイテンシ3
で対応する64MビットSDRAMとSDRAMモジュールを量産中ですが、今回さらに高速化に対応したCAS
レイテンシ2対応品を製品化しました。

  64MビットSDRAM「HM5264165DTT-A60」、「HM5264805DTT-A60」、
「HM5264405DTT-A60」は、0.25μmCMOSプロセスと内部降圧電源回路の採用により、高速化
かつ低消費電流を実現しました。CASレイテンシ2でのアクセスタイムを6nsとすることで、ランダムア
クセスは当社従来のCASレイテンシ3対応品の46nsに対し、36nsと高速化を実現しています。また、
バースト電流(Icc4)を従来品の110mA(×8ビット構成品)から約64%の70mA(×8ビット構成品)に削減
し、低消費電力化を図りました。
 「HM5264165DTT-A60」は1Mワード×16ビット×4バンク構成、「HM5264805DTT-A60」は
2Mワード×8ビット×4バンク構成、「HM5264405DTT-A60」は4Mワード×4ビット×4バンク構成
で、JEDEC(Joint Electron Device Engineering Council)標準仕様に準拠しています。
 なお、パッケージは54ピン、400milのTSOP-IIです。

  また、本SDRAMを使用し、100MHzメモリバスにCASレイテンシ2で対応した168ピンDIMM(Dual
 In-line Memory Module)として、64Mバイトの「HB52E88EM-A6D」、「HB52E89EM-A6D」と、
128Mバイトの「HB52E168EN-A6D」、「HB52E169EN-A6D」を製品化しました。共にJEDEC標
準仕様に準拠しています。
  「HB52E88EM-A6D」は8Mワード×64×1バンク構成、「HB52E89EM-A6D」はWS等に適した
ECC(注2)対応の8Mワード×72×1バンク構成となっており、プリント回路基板に×8ビット構成の
SDRAM「HM5264805DTT-A60」を8個(HB52E88EM)、または9個(HB52E89EM)実装してい
ます。「HB52E168EN-A6D」は8Mワード×64×2バンク構成、「HB52E169EN-A6D」はWS等に
適したECC対応の8Mワード×72×2バンク構成となっており、プリント回路基板に×8ビット構成の
SDRAM「HM5264805DTT-A60」を16個(HB52E168EN)、または18個(HB52E169EN)実装し
ています。
 さらに、モジュール基板内のクロック配線長(モジュール接栓とSDRAM単品間)の均等化を図り、モ
ジュール内でのクロックスキューを最小限に抑制しています。また、クロック入力とデータ信号線に抵
抗を挿入することで、信号の反射を抑制し、100MHzの高速動作が可能です。
 なお、モジュール基板は6層設計を採用し、電源、グランドプレーンを十分取ることで、電源インピー
ダンスを低く抑え、高速動作によるノイズを低減しています。

(注1) CASレイテンシ:リードコマンド入力から、データ出力までのクロック数を示す。本製品では2と3
        をサポートしている。
(注2) ECC(Error Checking and Correction):メモリ内のデータエラー発生有無をチェックする機能と
        同時にエラーを補正する機能。

<応用製品>
 パソコンやワークステーションのメインメモリなど

<価 格>
・64MビットシンクロナスDRAM
          製 品 名                        構 成              サンプル価格(円)
  HM5264165DTT-A60   1M×16×4バンク         2,500
  HM5264805DTT-A60   2M×8×4バンク           2,500
  HM5264405DTT-A60   4M×4×4バンク           2,500

・シンクロナスDRAMモジュール
         製 品 名                      構 成       サンプル価格(円)
 HB52E88EM-A6D       8M×64ビット        22,000
 HB52E89EM-A6D       8M×72ビット        24,500
 HB52E168EN-A6D     16M×64ビット      44,000
 HB52E169EN-A6D     16M×72ビット      49,000



                                                                                              以  上


WRITTEN BY Secretary's Office
All Rights Reserved, Copyright (C) 1998, Hitachi, Ltd.