日立製作所は、このたび、マルチメディア機器等向けに、０.１８μmＣＭＯＳプロセスのＡＳＩＣとして、
２,５００万ゲート規模の高集積を実現したセルベースＩＣ「ＨＧ７５Ｃシリーズ」を製品化し、平成１０年６月
から受注を開始します。　
　本シリーズは、当社従来品と比較し、５倍の高集積化を図った上、１.８V時に０.０４マイクロW/ゲート・
MHzという低電圧かつ当社従来比１/５以下の低消費電力を実現します。また、４００MHzの高速動作も
実現可能です。
　今後は、本技術をベースに、SuperH(TM)(注)マイコンをはじめとしたＣＰＵコア、およびＤＲＡＭやフラッ
シュメモリコアなどを搭載可能としたシステムＡＳＩＣ製品を展開する予定です。

  当社は、従来より、マルチメディア機器向けにシステムＡＳＩＣを提供しています。すでに０.３５μmＡＳＩＣ
として、３２ビットＲＩＳＣプロセッサ「ＳＨ−３」、１６ビットマイコン「Ｈ８Ｓ」のＣＰＵコアをモジュールに加えた
セルベースＩＣ「ＨＧ７３Ｃシリーズ」や、大容量ＤＲＡＭモジュールと高速のロジックを混載可能な「ＨＧ７３
Ｍシリーズ」を量産中です。
　そして今回、マルチメディア機器や携帯情報機器等の小型化、高速化、低消費電力化のニーズに対
応するため、０.１８μmＡＳＩＣとして、セルベースＩＣ「ＨＧ７５Ｃシリーズ」を製品化しました。

　本シリーズは、０.１８μmＣＭＯＳプロセス(５層メタル配線技術)の採用や、論理合成最適化ライブラリ
および設計ツールにより、ランダムロジック回路のみで設計した場合、２,５００万ゲート規模の回路を１
チップに搭載することが可能です。
　論理合成最適化ライブラリ(ＨＤＩ(High Density Initiative)Library)は、ＨＤＬ等の高位言語で設計された
論理を、市販の論理合成ツールを用いてゲートレベルに変換した場合などに、最も効率良く高集積に変
換できるよう工夫されたライブラリです。約６００種類のセルの中から、論理合成ツールが自動的に要求
性能に対して最適なセルを選択することで、面積効率が良いＬＳＩを実現することができます。

  また、消費電力は、電源電圧を１.８Vに最適化することで、０.０４マイクロW/ゲート・MHzと当社従来品
の１/５以下に低減しています。低スタンバイ電流モードも合わせてオプションでサポートするため、携帯
情報機器の一層の低消費電力化・小型化を図ることが可能です。
  さらに、０．１８μmＣＭＯＳプロセスの採用により、ゲート遅延時間は７５ピコ秒で、当社従来品と比較
して約２〜３倍の高速性能となり、３００〜４００MHzの高速システムＬＳＩが実現できます。

　パッケージは、プラスチックパッケージとして、標準のＱＦＰ１００〜２９６ピンに加え、ヒートスプレッダを
内蔵した低熱抵抗ＱＦＰや、より小型/薄型実装が可能なパッケージであるＣＳＰ(Chip Scale Package)
の１１２〜２６４ピンも揃えていきます。

　なお、高集積ＬＳＩを短期間で精度良く設計するため、ＷＳ上での一貫設計用にＲＡＭ/ＲＯＭメモリコン
パイラを準備しており、高精度シミュレーションモデルを提供します。

　今後は、モジュールとして、SuperH(TM)マイコンなどのＣＰＵコア、アナログモジュール、ＤＲＡＭやフラ
ッシュメモリなどを品揃えするとともに、高速ＲＡＭＤＡＣ、超高速タイプの入出力バッファ(ＨＳＴＬ、
ＰＥＣＬ)品、多ピンＢＧＡパッケージ品(６００ピン程度)等を順次製品化する予定です。

(注)SuperH(TM)は、(株)日立製作所の商標です。


＜応用例＞
　ＡＳＩＣのため、応用分野を限定しません。応用例は以下の通りです。
・マルチメディア機器：ゲーム、高性能画像処理、ＤＶＤ、セット・トップ・ボックス、楽器
・携帯情報機器：ＰＤＡ等の携帯情報端末、携帯通信機器、ＡＴＭ−ＬＡＮ
・産業機器：ロボット、制御装置

＜価　格＞
    製 品 名    パッケージ       搭載ゲート数    1万ロット時の価格(円/ヶ)
     HG75C    BGA352ピン       500万ゲート             50,000

                                                                                            以  上