日立製作所は、このたび、マルチメディア機器や携帯情報機器等の高速データ転
送、低消費電力化、小型化を実現するため、ＤＲＡＭとロジックの混載プロセスを
開発し、最大１４０ＭビットのＤＲＡＭを搭載可能なＡＳＩＣ「ＨＧ７３Ｍシリー
ズ」を製品化、平成９年１０月から受注を開始します。
本シリーズは、柔軟なメモリビット構成への対応が可能なＤＲＡＭマイクロモジ
ュールアーキテクチャを採用したＤＲＡＭを混載したことで、ＤＲＡＭ／ロジック
間のバス幅を容易に拡大でき、ＤＲＡＭを外付けした場合と比較し、データ転送効
率を１０〜１００倍高速化できます。また、それぞれのバス負荷も軽減されるため、
駆動電力が小さくなり、約１／１０〜１／２０の低消費電力化を実現します。
近年、携帯情報機器や画像処理、ストレージ等の分野では、高性能化に加え小型
化、低消費電力化が強く求められています。例えば、高速画像処理の分野は、３次
元グラフィックス処理に１Ｇバイト／秒以上の高速データ転送が必要であり、
ＤＲＡＭを外付けしたシステムでは、バス幅の点で対応が困難になっています。
また、携帯情報機器においても低消費電力化は重要であることから、ＤＲＡＭと
ロジック混載のＬＳＩのニーズが高まってきました。
当社は、混載による性能向上を最大限に引き出すために、ＤＲＡＭとロジック混
載の基礎技術を開発し、昨年６月の「１９９６ＶＬＳＩ回路シンポジウム
(Symposium on VLSI Circuits)」で、８ＭビットＤＲＡＭを搭載した３次元グラ
フィックス用の試作チップを発表しています。
また、ＤＲＡＭ混載製品の第一弾として、アミューズメント機器向けに、高速ポ
リゴンレンダリング機能を内蔵したグラフィックスＬＳＩを製品化しました。１９２
ビットバス幅を有する合計８ＭビットＤＲＡＭモジュールの直結インタフェースを
用い、１０万ゲートで高速ポリゴンレンダリングの機能を実現します。
今回は、このグラフィックスＬＳＩでのＤＲＡＭマイクロモジュールアーキテク
チャを採用し、高集積ＤＲＡＭモジュールを搭載したＡＳＩＣ「ＨＧ７３Ｍシリー
ズを製品化しました。
当社のＡＳＩＣは、豊富なセルライブラリ、開発の短期間化、使いやすい設計環
境を基本理念とし、これまでに０.８ミクロンＣＭＯＳプロセスを採用した
「ＨＧ７１シリーズ」、０.５ミクロンの「ＨＧ７２シリーズ」、および０.３５ミ
クロンの「ＨＧ７３シリーズ」を量産中です。また、本年３月には「ＳＨ−３
(ＳＨ７７０８)」、「Ｈ８Ｓ」のＣＰＵコアをモジュールに加えたセルベースＩＣ
「ＨＧ７３Ｃシリーズ」を製品化しています。今回は、さらにＤＲＡＭモジュール
を加え、製品ラインアップの強化を図りました。
本シリーズは、ロジック部に０.３５ミクロンＣＭＯＳプロセス(ゲート長０.３５
ミクロン、３層メタル配線技術)を採用し、「ＨＧ７３Ｃシリーズ」と同一ライブラ
リを用いてランダムロジックの設計を行います。また、ＤＲＡＭ部は高位言語モデ
ルを使用し、ユーザーがＥＷＳ上で必要なモジュール数をカスタマイズ後、
ＤＲＡＭ／ロジック混在でのシミュレーションを実行します。
ＤＲＡＭモジュールは、マイクロモジュールアーキテクチャを採用し、ＤＲＡＭ
混載ＡＳＩＣへの要求である高性能、低消費電力、ＡＳＩＣにおける多様なメモリ
ビット構成への柔軟な対応を実現しています。
マイクロモジュールアーキテクチャは、２５６ｋビットのクロック同期型
ＤＲＡＭマイクロモジュールを１バンクとしてスケーラブルに拡張を可能とするア
ーキテクチャで、例えば４ＭビットＤＲＡＭモジュールは１６バンク構成で実現で
きます。
マイクロモジュールアーキテクチャの採用により、マルチバンク(注)に対して同
時にコマンド発行が可能となり、メモリアクセスをパイプライン化すると同時に、
１２８ビット(１６、３２、６４ビット対応可)ワイドバスにより、従来ＤＲＡＭを
外付けしていた場合に比べ１０〜１００倍にデータ転送効率を向上できます。
また、プロセスとしてもＤＲＡＭ／ロジック混載の最適化を行い、０.３５ミクロ
ンロジックの高速性能(１５０ＭＨｚ ｍａｘ)をそのまま保持しつつ、大容量
ＤＲＡＭを混載可能としました。
消費電力の点では、ＤＲＡＭとロジックを同一シリコン上に混載することで、
ＤＲＡＭ／ロジック間のバスを内部バスとして電流駆動の小さなドライバでドライ
ブ可能となるため、従来のシステムボード上での外部バスのドライブに比べ、バス
負荷が大幅に軽減できます。さらに、マイクロモジュールアーキテクチャの採用に
より、ＤＲＡＭモジュールの消費電力は選択されているバンクの消費電力のみとな
り、約１／１０〜１／２０の低消費電力化が可能となります。
本シリーズでは、最大１４０ＭビットのＤＲＡＭを搭載可能です。ＤＲＡＭの最
大搭載容量は、コストの観点からユーザーの許容できるチップサイズの中で、ロジ
ックとの容量配分で決まるものの、１０ｍｍ角のチップサイズを例にした場合、
１００％ＤＲＡＭで構成した時に３０Ｍビット、２００ｋゲートのロジックと混載
時に１６Ｍビット容量の搭載が可能です。
パッケージは、プラスチックパッケージとして、標準のＱＦＰ１００〜２９６ピ
ンに加え、ヒートスプレッダを内蔵した低熱抵抗ＱＦＰ、高密度／高速タイプとし
てＢＧＡ(最大３５２ピン)もラインアップしています。
また、より小型／薄型実装が可能なパッケージＣＳＰ(Chip Scale Package)１３６
〜２６２ピンも準備しました。
さらに、セラミックパッケージとしてＰＧＡ１３５〜４０１ピンを用意しており、
当社ＡＳＩＣで使用可能なすべてのパッケージに対応します。
開発環境としては、従来の当社ＡＳＩＣ設計環境と同様に、ＥＷＳ上での市販
ＥＤＡツールの組み合わせによる一貫設計環境をサポートします。
また、ＤＲＡＭモジュールに関しては、タイミング情報を合わせ持つ高位言語記
述によるモデルを提供します。
なお、今後の「ＨＧ７３Ｍシリーズ」展開としては、当社の高性能ＣＰＵコアお
よびアナログモジュールをリリース予定です。
また、当社では０.２５ミクロンのプロセス技術も確立しており、今後はＣＰＵ
コア／アナログ／ＤＲＡＭ／フラッシュメモリおよびロジックをすべて１チップに
混載可能な０.２５ミクロンＡＳＩＣを順次製品化していきます。
(注)マルチバンク：バンクを複数持つこと。「ＨＧ７３Ｍシリーズ」は、１バンク
を２５６kビットのＤＲＡＭブロックで構成している。
＜応用例＞
ＡＳＩＣのため応用分野を特に限定しないものの、高速データ転送、低消費電力
特性、実装密度向上を生かせる分野を中心に応用を考えています。
・高性能画像処理用途：マルチメディア機器、アミューズメント機器
・ストレージ用途：ハードディスクドライブ、ＤＶＤ、ＣＤ−ＲＯＭ
・携帯機器用途：ＰＤＡなどの携帯情報端末、移動体通信機器
＜価 格＞
製品名 ：ＨＧ７３Ｍ
パッケージ ：ＱＦＰ２０８
搭載ロジックゲート数 ：２００ｋ
搭載DRAM規模 ：１６Ｍビット
１００kヶロット時の価格(円/ヶ)：４,８００
以 上 |
