| | HITACHI HOME | UP | SEARCH | | |
このニュースリリース記載の情報(製品価格、製品仕様、サービスの内容、発売日、お問い合わせ先、URL等)は、発表日現在の情報です。予告なしに変更され、検索日と情報が異なる可能性もありますので、あらかじめご了承ください。なお、最新のお問い合わせ先は、お問い合わせ一覧をご覧下さい。
平成８年６月１７日
32ビットRISCマイコンとDSPを融合した
SHファミリ新シリーズ「SH-DSP」を開発
−60MIPSのRISCプロセッサ性能と
120MOPSのDSP性能を１チップで実現−
日立製作所はこのたび、３２ビットRISCマイコンSuperH RISC engineファ
ミリ（以下SHファミリ）の新シリーズとして、３２ビットRISCマイコンとDSP
を融合したＳＨ−ＤＳＰを開発しました。
ＳＨ−ＤＳＰは、RISCと音声、画像処理等のデジタル信号処理を行うDSP
（Digital Signal Processor：信号処理プロセッサ）とを融合し、60MIPSの
RISCプロセッサ性能、並びに汎用DSPと同等以上の120MOPS（注1）のDSP性能
を1つのチップで実現しています。
また、CPUコアとDSPコアの重複する回路や機能を削除、兼用することによ
り小コアサイズ（0.5ミクロンプロセスで８mm2）で実現しました。さらにCPU
とDSPの処理命令を１つのプログラムに混在できることからソフト設計が容易
となり、通信、マルチメディア、制御分野におけるシステムの小型化、およ
び開発期間の短縮が図れます。
今回は、0.5ミクロンプロセスでRAM56kバイトを搭載したシステム開発用チ
ップを開発しました。来年の第一四半期には、シリーズ第一弾の製品として
0.35ミクロンプロセスを用い、RAM8kバイト、ROM48kバイトを搭載した量産版
サンプルを出荷し、順次RAM等メモリ容量の異なる製品のラインアップを拡充
していきます。
＜SHファミリについて＞
SHファミリは高性能%低消費電力を小さなコアサイズで実現した３２ビット
RISCマイコンです。平成４年１１月に業界で初めての３２ビットシングルチ
ップRISCマイコンを発表して以来、ＳＨ-１、ＳＨ-２、ＳＨ-３の３種類の
CPUコアによる１１品種を既に製品化しています。応用分野はカーナビゲーシ
ョン、デジタルスチルカメラ、アミューズメント機器、ハードディスクドラ
イブなど産業、民生、情報分野等多岐にわたっており、デザインインについ
ては既に800件を超える等好評を博しています。
＜背 景＞
SHファミリは、RISCアーキテクチャによる高い制御性能と共に積和演算を
行う乗算器を内蔵しており、音声、画像データ処理、サーボ制御などのデジ
タル信号処理を1チップで高速に行えるため、市場での高い評価を得てきまし
た。
しかし、大量の音声・画像圧縮データをリアルタイムに扱う今後のデジタ
ルセルラやデジタルスチルカメラなどの通信、マルチメディア分野において
は、より高度な信号処理性能が要求されます。このため、既に製品化されて
いるSHファミリ等のRISCマイコンと1サイクルで積和演算を行う高性能DSPと
を組み合わせた２チップシステムが必要でした。
また、機器の携帯性やコストパフォーマンスを高めるため、こうしたシス
テムを単に1チップ化しても、RISCプロセッサとDSPとの２つのプログラムが
必要となることからソフトウェアの設計に膨大な時間と熟練を要するといっ
た問題もありました。
＜SH-DSPについて＞
今回このような背景をうけ、高性能のシステム制御と高度のデジタル信号
処理性能を共に必要とする分野のシステムの小型化、ハード%ソフト面での設
計効率向上のため、RISCプロセッサと汎用レベルの本格的なDSPを小コアサイ
ズで１チップ化したSH-DSPを開発しました。
ＳＨ−ＤＳＰはＳＨ-２の命令セットを継承し、３Ｖ時60MIPSの高性能でシ
ステム制御を行います。またDSP性能の向上を図るため、ハーバードアーキテ
クチャの採用により内部バスを従来のシングルバスから３バスに増強し、積
和演算を従来の３サイクルから１サイクルで実行可能としました。
このためデジタル信号処理を６０MHzクロックの汎用DSPと同等の120MOPSを実
現しています。
DSPと同様にデータをメモリから持ってきて積和を行うというSHの従来から
のアーキテクチャをいかし、今回１サイクルに並行してメモリアクセスと演
算を行うDSP並列命令を組込み型RISCマイコンとしては業界で初めて内蔵して
います。また、DSPには欠かせないオーバーヘッドなしのリピート命令（注2）
やモジュロ・アドレス機能（注３）を内蔵しています。
本製品を、デジタルスチルカメラに用いた場合、６４０ｘ４８０のVGA（注
４）画面をたった０.３６秒で圧縮できる（Y:Cr:Cb＝４:１:１の場合）など、
ソフトだけで高速にJPEG処理が行えます。また、ＰＨＳ携帯端末の主要な信
号処理であるADPCM音声圧縮をＳＨ−ＤＳＰ処理能力の１／６の１０MIPSで実
現できるため、残りの５０MIPSを使用して通信制御等各種機能を実現できま
す。
このようにフルにDSP性能を使う信号処理プログラムに対しては、ＳＨ−
ＤＳＰは従来のSHの2〜3倍の性能を発揮しており、また機器の処理内容にあ
わせCPU性能とDSP性能をフレキシブルに使い分けることが可能です。
ＳＨ−ＤＳＰはCPUコアとDSPコアを融合し、重複する回路や機能を削除、
兼用させることで、０.５ミクロンプロセスで８mm2と小コアサイズを実現し
ています。また２つのコアの命令を単一のソフト環境で書けるためソフト設
計面での高速化・簡易化も図れます。
さらにＳＨ-１、ＳＨ-２と完全上位互換な命令体系であるため、従来のSH
ユーザのソフト資産を生かしたまま高度のDSP性能を追加することが可能とな
ります。
今回はRAM５６ｋバイトを搭載したシステム開発用チップを完成しました。
０.５ミクロン・アルミ３層プロセスを採用し、インサーキット・エミュレー
タ用に内部バスモニター等の端子を含み、QFP２９６ピンのパッケージに実装
されます。
現在、シリーズ第１弾の製品として０.３５ミクロン・アルミ３層プロセス
を採用し、 RAM８ｋバイト、 ROM４８ｋバイトを搭載した製品を開発中であ
り、LQFP１７６ピンパッケージで供給します。
また、開発クロスソフト、エミュレータ「Ｅ８０００」によるシステムの
サポートと共に応用ソフトウェア（ミドルウェア）や信号処理ライブラリの
開発にも注力しており、順次整備していきます。
＜今後の展開＞
今後のＳＨ-ＤＳＰ展開としては、RAM等のメモリ容量の異なるラインアッ
プの拡充を図るとともにキャッシュメモリ、フラッシュメモリ版も順次展開
していく予定です。また、市場の要求を見ながら、ＳＨ-ＤＳＰ命令の強化、
周辺機能の充実も図って行きます。
SHファミリとしては、フラッシュ内蔵版やスーパースカラ構成のCPUを搭載
し、300MIPSを目指すＳＨ-４を製品化する予定です。
（注１）MOPS (Mega Operation Per Second) １秒間の演算処理回数を百万
単位(Mega)で表現したもの。１加算、１乗算等を１演算と数える。
（注２）リピート命令：繰り返し回数、繰り返しプログラム領域を指定し
た上で自動的に所定の繰り返しを実行する命令。RISCにはないが、
汎用DSPではほぼ全てのものが内蔵しており、信号処理の高速処理に
不可欠な命令。
（注３）モジュロ・アドレス機能：データアドレスを決められた領域で循
環させる機能。DSPのデジタル・フィルタ演算等に必要。
（注４）VGA(Video Graphics Array)：米国IBM社がパソコンに使用したグ
ラフィックス表示規格。
普及型ノートパソコン画面の主流であり画素数は６４０ｘ４８０。
＜応用製品例＞ 「通信機器」
● デジタルセルラ（音声圧縮伸長、チャネル・コーデック、プロトコル
制御、システム制御）
● ＰＨＳ（音声圧縮伸長、チャネル・コーデック、プロトコル制御、
システム制御）
● モデム（変復調、チャネル・コーデック、プロトコル制御、システム
制御） 「民生」
● デジタルスチルカメラ（高速ソフトＪＰＥＧ画像圧縮処理、システム
制御）
● 電子楽器（ＰＣＭ音源、エフェクタ、システム制御）
● マルチメディア機器（音声／画像圧縮伸長、音声応答／認識、システ
ム制御）
● デジタルオーディオ放送（ＯＦＤＭ復調、ＭＰＥＧオーディオデコード）
「情報・ＯＡ機器」
● ＦＡＸ（ＦＡＸ画像圧縮処理、モデム、システム制御）
● ＨＤＤ（高速サーボ制御、システム制御）
● ＰＤＡ（音声／画像圧縮伸長、音声応答／認識、通信、システム制
御、データ処理、グラフィック処理）
「産業／自動車」
● ＦＡ、ＮＣ（シーケンス、サーボ制御）
● カーナビゲーション（音声認識／応答機能、高精彩静止画ディスプレ
イ機能付加等）
● 自動車（ノッキング制御、アクティブ・サスペンション、ノイズ
キャンセラ） 他
以 上