| | HITACHI HOME | UP | SEARCH | | |
このニュースリリース記載の情報(製品価格、製品仕様、サービスの内容、発売日、お問い合わせ先、URL等)は、発表日現在の情報です。予告なしに変更され、検索日と情報が異なる可能性もありますので、あらかじめご了承ください。なお、最新のお問い合わせ先は、お問い合わせ一覧をご覧下さい。
平成８年６月１３日
世界最高のデータ転送速度を実現する
ＤＲＡＭ／論理回路混載技術を開発
−マルチメディア機器の性能の飛躍的な向上に寄与−
日立製作所は、この度ハーフミクロンの微細加工技術を用いて、世界最高
のデータ転送速度を実現するとともに、内蔵するメモリ容量の自由度を大幅
に高めたＤＲＡＭ／論理回路の混載技術を開発しました。今回、本技術を活
用し、８メガビットの記憶容量を持つＤＲＡＭを内蔵し、６.４ギガバイト／
秒のデータ転送速度をもつ３次元グラフィックスチップを試作し、基本動作
を確認しました。
今回の技術開発により、パソコンでの３次元画像の処理等、マルチメディ
ア機器の飛躍的な性能の向上が期待できます。
ＤＲＡＭは高集積化に優れた半導体メモリとして、パソコンやワークステ
ーションなどに広く使われています。また、マルチメディア時代を迎え、パ
ソコン、ゲーム機をはじめとするさまざまな機器において、画像や映像など
処理データの大容量化が急速に進んでいます。しかしながら、ＤＲＡＭと演
算処理を行なう論理回路間のデータ転送速度の不足が顕在化しつつあります。
こうしたなか、その解決手段として、ＤＲＡＭと論理回路を１チップに混載
したＬＳＩチップが期待されていますが、これまでの技術では、構成の自由
度を高めること、また転送速度の向上と高集積性とを同時に実現することが
困難でした。
そこで、当社では、モジュール設計方式を開発することにより、２５６キ
ロビットを一単位として最大１６メガビットまで、容量の自由度を大幅にか
つ容易に高めることが可能となりました。また、最大１，０２４本の入出力
線を持ち、各単位が同期してデータを読み書きできるため最大１２.８ギガバ
イト／秒の高速データ転送が可能となりました。
さらに、ＤＲＡＭと論理回路を高集積に接続するためのデータ転送回路を
新たに開発することにより、チップ面積の増大を抑えることが可能になりま
した。
今回、これらの技術を用い、その検証のために約１２２平方ミリ(8.35mm
×14.6mm)の３次元ＣＧ(コンピュータグラフィックス) 用の８メガビット
ＤＲＡＭ内蔵チップ（メディアチップ）を試作しました。
［技術の詳細］
＜モジュール化設計方式の導入＞
論理回路と共に混載されるＤＲＡＭは、ＤＲＡＭマクロと呼ばれる小単位
で構成されます。しかし必要とされる記憶容量は用途によって千差万別であ
り、さまざまな記憶容量を持つＤＲＡＭマクロを簡単に構成できるようにす
ることが課題でした。
そこで、メモリアレー(バンク)部と制御用の周辺回路部という２つのモジ
ュール(部品)の組み合わせでＤＲＡＭマクロを構成する「モジュール化設計
方式」を開発しました。１つのバンクは２５６キロビットの記憶容量を持ち
ます。これらのモジュールの寸法を規格化することにより、バンク部と周辺
回路部を並べるだけでＤＲＡＭマクロを構成することが可能になります。１
個の周辺回路部で８個のバンクまで制御することができ、バンクの個数を変
えることにより２５６キロビットから最大２メガビットまでの所望の記憶容
量を持つＤＲＡＭマクロを容易に設計することが可能です。
さらに、ＤＲＡＭマクロは１チップに８個まで搭載でき、これにより１チ
ップで最大１６メガビットの記憶容量を得る事ができます。また、１つの
ＤＲＡＭマクロは１２８本の入出力線をもち１００メガヘルツのクロック
(タイミング信号)に同期してデータを読み書きすることができるため、８マ
クロ搭載時のデータ転送速度は１２．８ギガバイト／秒に達します。
このため、本ＤＲＡＭマクロを用いると様々なマルチメディア処理を高速
に行なうことが可能です。
＜データ転送回路の開発＞
開発したＤＲＡＭマクロは、１２８本もの入出力線を持つため、通常の配
線を用いて論理回路と結合したのでは、チップ上に占める配線の領域が大き
くなるという問題が生じます。そこで、ＤＲＡＭマクロと論理回路を直接結
合するデータ転送回路を開発しました。このデータ転送回路は、１２８本の
入出力線に読み書きされるデータの順番を論理回路の動作に応じて高速に入
れ換えることが可能です。データ転送回路の幅はわずか１５０ミクロンと小
さいため、面積の増大を招くことなくＤＲＡＭマクロと論理回路とを直接結
合することが可能です。
これらの開発技術を検証するため、ハーフミクロン微細加工技術によりメ
ディアチップと名付けた３次元ＣＧ実験チップを試作しました。このチップ
は、約１２２平方ミリ(8.35mm×14.6mm)の中に８メガビットのＤＲＡＭと転
送回路、並列画素処理回路を集積したもので、αブレンド(注１)、Z比較(注
２)などの３次元コンピュータグラフィックス処理を４画素分、並列に処理す
ることが可能です。
なお、今回のＤＲＡＭ技術の開発に関する研究成果は、６月１３日からハ
ワイで開催されるＶＬＳＩ回路シンポジウム(Symposium on VＬＳＩ
Circuits)にて発表します。
＜ＤＲＡＭマクロの仕様＞
構 成：バンク、周辺回路からなるモジュール構造
加 工 技 術 ：ハーフミクロンＣＭＯＳ
動作周波数 ：１００メガヘルツ
入 出 力 線 ：１２８本
電 源 電 圧 ：３.３ボルト
＜用語説明＞
(注１)αブレンド：透明な物体を表現するための３次元CG処理
(注２)Ｚ比較：近くの物体が遠くの物体を隠す様子を表現するための３次
元ＣＧ処理
以 上