| | HITACHI HOME | UP | SEARCH | | |
このニュースリリース記載の情報(製品価格、製品仕様、サービスの内容、発売日、お問い合わせ先、URL等)は、発表日現在の情報です。予告なしに変更され、検索日と情報が異なる可能性もありますので、あらかじめご了承ください。なお、最新のお問い合わせ先は、
お問い合わせ一覧をご覧下さい。
平成７年９月４日
SPARC TM プロセッサの２次キャッシュメモリ向け
１メガビットシンクロナス高速SRAMを製品化
ー167MHzの高速動作、パワーダウンモード内蔵による低消費電力化を実現ー
日立製作所はこのたび、SPARC TM（注1）プロセッサを搭載した
エンジニアリングワークステーションやサーバの２次キャッシュメモリ
（注2）向けに１Mビット（32kワード×36ビット構成）のシンクロ
ナス高速SRAM「HM67S3632BPシリーズ」を製品化し、平成７年１１月
からサンプル出荷を開始します。
注1） SPARC TM は米国Sun Micro Systems社の商標です。
注2）キャッシュメモリ：
CPUとメインメモリ（主記憶装置）との間に置かれ、高速でデータ
の出し入れができる記憶装置。
CPUとメインメモリとのスピードの差を補うため、CPUの使用頻度
の高いメインメモリデータの一部を複製して記憶しておき、命令実行
スピードを高めることができる。
＜価 格＞
製 品 名 サンプル価格（円） 動作周波数 パッケージ
HM67S3632BP-6 １１，０００ 167MHz プラスティック
HM67S3632BP-7 ９，５００ 143MHz 119ピンBGA
以 上