|
|
 |
|
|
|
|
|
|
 |
|
ニュースリリース | |
|
 |
|
|
||||||
| このニュースリリース記載の情報(製品価格、製品仕様、サービスの内容、発売日、お問い合わせ先、URL等)は、発表日現在の情報です。予告なしに変更され、検索日と情報が異なる可能性もありますので、あらかじめご了承ください。なお、最新のお問い合わせ先は、お問い合わせ一覧をご覧下さい。 |
| 2002年2月5日 | ||||
|
||||
|
||||
|
日立製作所中央研究所とマサチューセッツ工科大学は、このたび共同で、モバイル機器等に用いられるシステムLSIの超低電力回路技術を開発しました。本技術を信号処理LSIに用いられる積和算回路に適用し、室温動作のCMOS回路において理論限界といわれる0.1V駆動を、集積回路レベルでは世界で初めて実現しました。これは、日立が開発を進めてきた“基板バイアス制御技術”とマサチューセッツ工科大学が開発してきた“電源電圧制御技術”という二つの低電力化技術の統合化によって実現したものです。 モバイル機器の中枢を担うシステムLSIの開発では、高性能化とともに電池寿命の観点から低消費電力動作が必須の課題となっています。システムLSIの低消費電力化には駆動電圧を低く抑えることが効果的とされてきましたが、単に駆動電圧を抑制するだけでは、その代償としてLSI性能の劣化をもたらすことになります。このため、高性能を維持しつつ低消費電力化を実現する新たなシステムＬＳＩの低電力化技術の開発が期待されていました。 このような背景から、これまでシステムLSIの低電力化を実現する目的で、当社中央研究所では“基板バイアス制御技術”を、またマサチューセッツ工科大学では“電源電圧制御技術”を独自に研究・開発してきました。今回、さらなる低電力化を目指して、両機関で共同研究を行った結果、理論限界に迫る超低電圧動作を実現することが可能になりました。開発した技術は、次の通りです。
今回、本技術をゲート長0.14μm（マイクロメートル）のMOSデバイスを用いた16ビット積和演算器に適用し、その効果を検証しました。その結果、電源電圧制御技術単独に比べて30%の低電力化の効果を実現しました。また、積和演算器で0.175V、積和演算器規模のリングオシレータで0.1Vという、集積回路レベルでは世界最小となる低電圧動作を確認しました。開発した低電力化技術は、今後、システムLSIの駆動電圧を大幅に低減する基本回路技術として期待できるものです。 なお、本成果は、2月4日から米国サンフランシスコで開催される国際固体素子回路会議（ISSCC：International Solid-State Circuits Conference）」において発表する予定です。 |
||||
| 以 上 |
|
| (C) Hitachi, Ltd. 1994, 2002. All rights reserved. |