HITACHI : News Release : 12/5


		ニュースリリース

このニュースリリース記載の情報(製品価格、製品仕様、サービスの内容、発売日、お問い合わせ先、URL等)は、発表日現在の情報です。予告なしに変更され、検索日と情報が異なる可能性もありますので、あらかじめご了承ください。なお、最新のお問い合わせ先は、お問い合わせ一覧をご覧下さい。

　

2001年12月5日

　

　

超高速・高周波通信用LＳＩに向けた

ＳｉＧｅＣヘテロ接合バイポーラトランジスタを開発

－発振周波数174ギガヘルツを達成－

  日立製作所中央研究所（所長：武田英次）は、このたび、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、およびカーボン（Ｃ）の混晶を選択エピタキシャル成長させた、ＳｉＧｅＣヘテロ接合バイポーラトランジスタ（ＨＢＴ: Heterojunction Bipolar Transistor）を試作し、遮断周波数^１）が124ギガヘルツ（ＧＨｚ）、最大発振周波数^２）が174ＧＨｚという、世界最高速の素子性能を達成しました。ＳｉＧｅＣＨＢＴは高温の熱処理に対する特性変動が少ないため、次世代通信用ＬＳＩとして期待されているバイポーラＣＭＯＳ（ＨＢＴとＣＭＯＳを混載）に適しています。今回、高速動作性能を実現したことによって、超高速通信システム用送受信器へのバイポーラＣＭＯＳの適用が加速されるものと期待されます。

  インターネットや携帯電話の急速な普及とともに、光・無線通信システムにおける大容量データ伝送の要求はますます高くなってきています。これとともに、通信用の送受信器に搭載されるＬＳＩ（大規模集積回路）においても、大幅な高速性能の向上が求められています。この要求に答えるＬＳＩとして、超高速のＨＢＴと中・低速の信号処理を行うＣＭＯＳ（相補型金属酸化膜半導体）を混載した、バイポーラＣＭＯＳ（ＢｉＣＭＯＳ）が注目されています。しかし、従来のＳｉＧｅＨＢＴは単独では高速性を備えているものの、CMOSを混載しようとすると、プロセスで加えられる熱処理によって急激に性能が劣化し、期待するほどの効果が得られないという課題が明らかになっていました。これに対して、ＳｉＧｅＣは高温の熱処理に対して特性劣化が少ないことから^３）、バイポーラＣＭＯＳに適したＨＢＴの新材料として注目されています。しかし、これまでＳｉＧｅＣのエピタキシャル成長を用いて自己整合構造^４）のトランジスタを作製できず、単体でも十分な高速性を得ることができませんでした。

  このような背景から、今回、当社では、バイポーラＣＭＯＳに適したＳｉＧｅＣＨＢＴの高速化技術に取組み、世界最高速の性能を達成しました。開発した技術は、次の二つです。

（１） 選択エピタキシャル成長によるＳｉＧｅＣベースの形成：ＵＨＶ/ＣＶＤ法（超高真空化学的気相成長法）により、単結晶ＳｉＧｅＣをＳｉ基板上のみに形成する選択エピタキシャル成長技術を開発しました。

（２） 自己整合ＳｉＧｅＣＨＢＴ技術：ＳｉＧｅＣ選択エピタキシャル成長技術を用いた自己整合プロセスを開発し、マスク合わせを用いずにトランジスタの主要部分を形成しました。

この結果、以下の効果が得られました。

（１） トランジスタの動作速度向上：Ｃを0.4%含んだ高品質ＳｉＧｅＣ層をベース層に用い、寄生抵抗と寄生容量を低減できる自己整合構造のＳｉＧｅＣＨＢＴを作製した結果、遮断周波数124ＧＨｚと最大発振周波数174ＧＨｚという高速・高周波の動作性能が得られました。

（２） 超高速回路性能の実現：このトランジスタを用いたＥＣＬ回路^５）で、伝搬遅延時間5.7ピコ秒という超高速回路性能が得られることを確認しました。

  本技術により、超高速のＨＢＴと加工寸法0.1μmのＣＭＯＳを容易に混載することが可能であり、マルチメディアサービスを提供する次世代基幹伝送システムや大容量無線通信システム、さらにはミリ波を用いた高度交通制御システムなど次世代のＩＴ技術を支える超高速・高機能デバイス技術として期待されます。

  なお、本成果は、12月3日から米国ワシントンD.C.で開催される電子デバイスに関する国際会議「2001 International Electron Devices Meeting」にて発表します。

【用語解説等】

（１）遮断周波数：素子が電流を増幅できる最高の周波数で、デジタル回路の高速動作性能を示す指標。

（２）最大発振周波数：素子が電力を増幅できる最高の周波数で、アナログ回路の高速動作性能を示す指標。

（３）ＳｉＧｅＣＨＢＴの耐熱特性：バイポーラトランジスタのベース層にＣを添加することにより、ベース中の不純物（Ｂ）拡散を抑制することが可能となり、高温の熱処理を行ってもベース層の厚さを小さくすることができる。このため、微細ＣＭＯＳとの同一基板上への混載も可能となり、高性能ＬＳＩの実現が可能となる。

（４）自己整合構造：一度のリソグラフィプロセスのみでトランジスタ主要部を作製することにより、マスクの合わせ精度を考慮せずに素子設計を行うことが可能となる。この結果、寄生容量や寄生抵抗が増大する余分な領域を削減でき、素子性能（高速動作）を向上できる。

（５）ＥＣＬ回路：エミッタ結合型論理回路。

以　上