ニュースリリース | ||||||
このニュースリリース記載の情報(製品価格、製品仕様、サービスの内容、発売日、お問い合わせ先、URL等)は、発表日現在の情報です。予告なしに変更され、検索日と情報が異なる可能性もありますので、あらかじめご了承ください。なお、最新のお問い合わせ先は、お問い合わせ一覧をご覧下さい。 |
2001年12月5日
|
||||||||||||
|
||||||||||||
日立製作所(社長:庄山悦彦)は、このたび、高速・低電力・高周波特性を併せ持つ、0.1μm世代に向けたゲート長50nmのCMOS(Complementary
Metal Oxide Semiconductor)デバイス技術を開発しました。これは、低電力における高速動作と、アナログ・高周波アプリケーションで重要となる低ノイズ特性を「超急峻チャネル(Super
Steep Channel)」構造によって実現し、また、高速動作を「オフセット・ソース・ドレイン」構造によって実現したものです。今後、需要が拡大するモバイル機器に適したCMOS技術として期待されます。 近年急速に市場が拡大しているモバイル機器の高機能化には、システムLSIの高性能化が大きく寄与しています。モバイル機器向けシステムLSIの性能指標には、高速性と低消費電力性はもちろんのこと、無線通信応用ではアナログ・高周波特性が挙げられます。システムLSIを構成するCMOSデバイスの低消費電力化には、動作電源の低電圧化が効果的な方法ですが、逆に高速性が損なわれるという問題があります。これに加えて、従来のCMOSデバイスはノイズが大きいとう欠点があるため、安価で高集積可能であるにも関わらずアナログ・高周波アプリケーションに用いることが困難でした。しかし、今後益々高機能化が予測されるモバイル機器に向けて、低電力・高速動作に加え、高周波領域のノイズ特性に優れたCMOSデバイスの開発は必須の課題となっていました。 このような背景から、この度、当社中央研究所とデバイス開発センタは共同で、0.1μm世代のCMOSプラットフォーム技術として、低電圧・高速動作かつ低ノイズ特性に優れたCMOSデバイス技術を開発しました。 技術の特徴は次の通りです。
本技術を用いて、ゲート長50nmのCMOSデバイスを試作したところ、従来比で約8%の高速化を実現しました。また、約6デシベルのノイズ低減*3)が可能であることを確認しました。今回の成果は、ゲート長50nmのCMOSデバイスにおける基本性能の改良を示した成果です。今後は、LSI化を進め、モバイル機器に適したCMOSプラットフォーム技術として完成度を高めていく予定です。 なお、本成果は、12月3日から米国ワシントンD.C.で開催される電子デバイスに関する国際会議「2001 International Electron Devices Meeting」にて発表します。 【用語説明】
| ||||||||||||
以 上 |
(C) Hitachi, Ltd. 1994, 2001. All rights reserved. |