ニュースリリース | ||||||
このニュースリリース記載の情報(製品価格、製品仕様、サービスの内容、発売日、お問い合わせ先、URL等)は、発表日現在の情報です。予告なしに変更され、検索日と情報が異なる可能性もありますので、あらかじめご了承ください。なお、最新のお問い合わせ先は、お問い合わせ一覧をご覧下さい。 |
2001年6月13日 | ||||||||
|
||||||||
日立製作所 中央研究所(所長:武田英次)は、このたび、システムLSIの課題となっている低消費電力と設計工数の削減を同時に実現する新概念のLSI「学習機能をもつ自律分散低電力システムLSI」を提案し、その有用性をシミュレーションにより確認しました。本技術は、大規模システムLSIに必須の電源制御技術として、今後、実装レベルで評価していく予定です。 モバイル情報端末の頭脳に用いられるシステムLSIは、微細化と高集積化によって、多くの機能をひとつのチップ上に付加して年々飛躍的な性能向上を実現しています。近年、この性能向上に加えて、システムLSIの低消費電力化を同時に実現する技術が重要視されています。現状では、電源電圧を低くして消費電力を抑制していますが、より一層の低電圧化を進めると、性能維持のために、リーク(漏れ)電流が増大し、低電圧化の効果が薄らいでしまう問題があります。 この低電圧化に伴う電流の漏れを防ぐために、完全に電源供給を遮断してしまう方法が考えられます。そこで独立に設計された複数の回路ブロック(モジュール)が、独自に最適な電源遮断をする機能を備えれば、単にそれらを組み合わせるだけで最小の消費電力が実現できる可能性があります。 このような観点から、今回、システムLSIの全く新しい低電力化技術として「学習機能をもつ自律分散低電力システムLSI」を提案し、シミュレーションによって有用性を確認しました。この技術は、モジュール毎に予測型電源遮断回路を持ち、学習機能を持つことによって、不要な電源を遮断する機能です。技術の特徴は以下の通りです。
この方式を、一般的なモデルに適用してシミュレーションを行った例では、活性化率の低い周辺回路等においては、リーク電力を80%低減できる結果を得ました。すなわち、システムLSIの各モジュールにおいて、本技術を各個に搭載すれば、自律的に低消費電力化の効果が得られるという特長があります。 本技術は、次々世代システムLSIに適用すべく、今後実装による検証を進めていく予定です。 なお、本内容は、6月14日から京都で催される「2001 Symposium on VLSI Circuits」で発表する予定です。 |
||||||||
以 上 |
(C) Hitachi, Ltd. 1994, 2001. All rights reserved. |