日立製作所 デバイス開発センタ（センタ長 安斎昭夫）は、このたび、高速光ネットワ
ークのキーデバイスとなる10ギガビット/秒の伝送速度を実現するシングルチップ・トラン
シーバLSIを0.25μmプロセスのシリコン(Si)ゲルマニウム(Ge) SOI/BiCMOS技術（注１）
を用いて開発しました。
本LSIは622メガビット/秒の１６本の入力データを10ギガビット/秒に統合するマルチプ
レクサ（多重化回路）（注２）や10ギガビット/秒の入力データを１６本の622メガビット
/秒データに分割するデマルチプレクサ（分離回路）（注３）等、すべての主要機能を集積
化しています。
インターネットの普及に伴い、ネットワークの伝送容量は増加の一途をたどっています。
幹線ネットワークでは既に10ギガビット/秒の伝送装置が導入され、さらに波長多重化によ
って光ファイバ１本当りの伝送容量の拡大が進められています。しかしながら、要求され
る伝送容量を確保するためには、光伝送装置自体や光ファイバとの接続部分である光トラ
ンシーバの小型・軽量・低価格化が求められています。
このような背景から、当社では40ギガビット光伝送用ICの研究開発に用いてきたSiGe ヘ
テロ接合バイポーラトランジスタ（HBT: Heterojunction Bipolar Transistor）（注４）
と従来大型計算機用LSIに用いられてきたSOI/BiCMOS技術とを融合し適用することで10ギガ
ビット/秒を実現するシングルチップトランシーバLSIの開発に成功いたしました。
本LSIでは、送信側に４ビット相当のエラスティックバッファ（注５）、１６：１マルチ
プレクサ、155MHzから逓倍して10GHzの内部クロックを作るPLL回路（注６）が搭載され、
また受信側に受信データから10GHzのクロックを抽出しデータ信号を再生するクロック・デ
ータ再生回路、１：１６デマルチプレクサが搭載され、データの送受信に必要な全ての機
能を１チップに集積化しています。さらに光トランシーバの遠隔試験のため、本LSI内にて
10ギガビット/秒の受信データを送信データに折り返す、もしくは622メガビット/秒の送信
データを受信データに折り返すループバック機能、擬似ランダムデータ発生回路、誤り検出
回路も搭載しています。
なお本技術は、２月４日から米国サンフランシスコで開催されている「国際固体素子回路
会議(ISSCC：International Solid-State Circuits Conference)」で発表します。
＜用語解説＞
（１） SOI基板(Silicon On Insulator、酸化膜上に単結晶シリコン層を持つ基板)上に、
バイポーラとＣＭＯＳを混載する技術。
（２） 複数の低速チャネルを束ねて一本の高速チャネルへ変換する回路。
（３） 一本の高速チャネルを分離し複数の低速チャネルへ変換する回路。
（４） 寄生抵抗と寄生容量とを同時に低減し、かつベース領域のキャリア走行時間を短く
するために、エピタキシャル成長法によって作成したシリコンとゲルマニウムの混
晶(SiGe)をベース領域に利用したバイポーラトランジスタ。
（５）外部クロックとＬＳＩの内部クロックとのタイミング差を自動的に吸収するために
設けられた緩衝回路。
（６） Phase Locked Loop、入力や基準信号と、ＬＳＩ内部発振器で発生させた信号の
周波数や位相を一致・同調させる回路。
以上
| 
