日立製作所は、このたび、携帯情報端末向けシステムＬＳＩに搭載されるキャッシュメモリ
（オンチップメモリ）において、0.65Vの低電圧から2.0Vまで幅広い電圧で連続動作が可能な
回路技術を開発し、その性能を試作チップにより実証しました。この技術を用いれば、負荷に
応じて最適の電圧、周波数を選択することによって、最大で動作消費電力を約300分の１に削
減することが可能となります。
本技術は、高い処理能力と低消費電力の両立を要求される将来の携帯情報端末では、必須の
回路技術として期待されます。
携帯情報端末やマルチメディア機器の中枢を担うシステムＬＳＩでは、電池寿命を延ばすた
めの“低消費電力化”とともに、画像などの大規模データを高速に処理できる“高性能化”が
要求されています。高速性能を実現しながらも消費電力を最小にするためには、高速処理時に
は駆動電圧を高くし周波数を上げ、処理の負荷が小さい時には駆動電圧を低くし電力消費を抑
制することが必要です。したがって、これに対応するシステムＬＳＩを実現するためには、幅
広い電圧で連続的に動作するオンチップメモリが必須となります。
しかし、従来のオンチップメモリの回路技術では、幅広い電圧での連続動作が難しく、また、
低電圧ではメモリセルの動作が不安定になるという課題がありました。
このような背景から、当社では、以下のオンチップメモリ用回路技術を開発しました。
（１）電圧に応じて最適なタイミングを生成する“複数ダミービット線方式”
幅広い電圧での動作を可能とするために、複数のダミーメモリセルを用いて、
電圧に応じたチップ内の種々の制御信号の最適なタイミングを生成する技術
です。
（２）リソグラフィーのマスクずれに強く、対称性が高い“横型メモリセル”の適用
点対称で横長な横型メモリセルを採用しました。従来用いられていた縦長のメ
モリセルに比べ、リソグラフィーでのマスクずれに強く、メモリセル内の左右
のトランジスタ特性の対称性が極めてよくなるため、低電圧での動作が可能と
なります。
今回、本回路技術を用いて、0.18μmルールのCMOS技術による32KBのオンチップメモリを
試作した結果、駆動電圧0.65Vにおいて120MHz動作時の消費電力1.7mW、駆動電圧2Vにおいて
1.04GHz動作を消費電力530mWで達成しました。したがって、負荷に応じて最適の電圧、周波
数を選択することによって、最大で99.7％の消費電力を削減、すなわち300分の1とすること
ができます。
また0.65Vの電圧での全ビット動作は、これまでに報告されているオンチップメモリで最小
であり、また0.65V〜2.0Vまでの動作範囲は、最も広い電圧範囲です。
なお本技術は、２月４日から米国サンフランシスコで開催されている「国際固体素子回路
会議(ISSCC：International Solid-State Circuits Conference)」で発表します。
以上
| 
