日立製作所中央研究所（所長：武田英次）は、このたび、リーク電流が１電子以下(電流値とし
ては10のマイナス19乗アンペア以下)という極低リーク電流の新型トランジスタを用いた「一電子
シャット・オフメモリ」の試作に成功しました。このメモリ素子は、現状のDRAM（Dynamic Random
Access Memory）に比べて情報記憶時間を約100倍（約10秒）に改善することができるため、情報の
書き直し動作によるメモリの消費電力を大幅に低減することが可能です。今後、市場が拡大するモ
バイル機器に適した極低消費電力メモリの候補として期待されます。
近年急速に市場が拡大しているモバイル機器のメモリには、低消費電力性に優れたSRAM（Static
Random Access Memory）が使われています。これに対してメモリの主役であるDRAMはSRAMに比べ
メモリ容量が一桁以上大きく、モバイル機器の性能を飛躍的に向上できるポテンシャルを持ってい
るものの、消費電力が大きいために、実用には供されていませんでした。DRAMは、10万個以上の電
子をキャパシタに蓄積し、それをスイッチトランジスタで電気的に切り離すことで情報を記憶して
います。しかし、このスイッチトランジスタには、避けることができない漏れ(リーク)電流が生じ
るために、蓄積された電子は時間とともに失われていきます。従って、情報を記憶し続けるために、
定期的(通常は0.1秒に一度)に情報の再書き込み(リフレッシュ)という動作を行っており、これが
低消費電力化の大きな障壁となっていました。
このリーク電流を改善できれば、再書き込み動作によるDRAM待機時の消費電力が低減され、DRAM
をモバイル機器の主記憶用途に適用できる道が拓けます。
このような背景から、日立中央研究所では、今回、新概念の極低消費電力トランジスタ「一電子
シャット・オフトランジスタ」を開発しました。
トランジスタにおける電子の漏れの主原因は、シリコン中に分布している“捕獲中心”と呼ばれ
る欠陥を電子が飛び跳ねて伝わって行く物理現象です。そこで、新型トランジスタでは、捕獲中心
を少なくするために電子を流す経路であるチャネルを膜厚2ナノメートル(原子約6個分)という超薄
膜で形成しました。これによって、電子が伝わっていく捕獲中心を繋ぐ経路ができにくくなり、こ
の結果、漏れ電流が少なくなります。試作トランジスタの漏れ電流は、DRAMの情報書き直しの間隔
である0.1秒間あたりで電子1個以下、換算すると10のマイナス19乗アンペア以下という、まさに一
電子を遮断(シャットオフ)するトランジスタであることが実証されました。
さらに、この電子保持用の一電子シャット・オフトランジスタと信号増幅用のトランジスタを一
体に組み合わせた一電子シャット・オフメモリ素子を試作しました。このメモリ素子は、現行DRAM
に比べ、1/100の電子を蓄えるだけで安定して動作することができるため、電荷蓄積用のキャパシタ
が不要です。また、この少ない電子数においても情報記憶時間を約100倍(約10秒)に改善することが
可能です。これは、書き直し動作によるメモリの消費電力を大幅に低減することを可能とするもの
です。
さらに、一電子シャット・オフメモリは電荷蓄積用のキャパシタの形成が不要なため、製造工程
が簡素化され、低コスト化、大容量化にも適しています。
今回の成果は、ゲート長0.5μｍのトランジスタで構成した試作メモリ素子による原理検証に基づ
くものですが、今後は、0.1μm以下のプロセスでメモリを試作し、一電子シャット・オフメモリの
有用性を実証していく予定です。
なお、一電子シャット・オフメモリに関する成果は、２０００年１２月１１日から米国サンフラ
ンシスコで開催されたIEDM2000にて発表しました。
以上
| 
