日立製作所 半導体グループ(グループ長＆CEO 石橋 正)は、このたび、デジタルカメラなどの
携帯型デジタル機器のバッファメモリやメインメモリ用として、×32ビット構成と小型化を実現
した128MビットシンクロナスDRAM(以下、SDRAM)「HM5212325FBPC」を製品化し、平成12年5月
よりサンプル出荷を開始します。
本製品は、新開発の小型、薄型BGAパッケージMC-FBGA（注1）に当社の世界最小レベルの64M
ビットSDRAMを2個実装することにより、×32ビット構成を実現しています。システムの32ビッ
トのバス幅に対応すると共に、標準パッケージであるTSOPの約1/2の面積に小型化しており、機
器の省スペース化が可能です。
近年、デジタルカメラやPDAなどの携帯型デジタル機器は急速に市場が拡大しており、これら
に搭載されるSDRAMのメモリ容量も16Mバイトあるいは32Mバイトと大容量化してきています。ま
た、システムのバス幅も32ビット化しており、これに対応するには×8ビット構成のSDRAMでは4
個以上、×16ビット構成のSDRAMでは2個以上使用する必要がありました。
このため、当社ではすでに、単一パッケージ内に複数のLSIチップを実装した「マルチチップ
・パッケージ」を開発し、BGAパッケージに64MビットSDRAMを4個実装した×64および×32ビッ
ト構成の256MビットSDRAMと、2個の64Mビット品を実装した×32ビット構成の128MビットSDRAM
を平成11年6月に製品化し、携帯型デジタル機器や通信機器市場で好評を得ています。しかし、
デジタルカメラなどの携帯性を重視する携帯型デジタル機器用途では、さらにパッケージサイズ
の小型化、および薄型化が求められてきています。
このような要求に対応するため、今回TSOPパッケージの約1/2の面積で×32ビット構成を実現
した128MビットSDRAM「HM5212325FBPC」を製品化しました。
今回新開発したパッケージ MC-FBGAは、基板薄型化などの新技術により、10.0mm×13.0mm×
1.45mm厚(max)と小型、薄型化を実現しています。当社の64MビットSDRAMチップを2個実装し、
×32ビット構成を実現することで、デジタルカメラなどに適した16Mバイト(128Mビット)のメモ
リ容量、32ビットのバス幅のメモリシステムを本製品1個で実現できます。同様のメモリシステ
ムを通常のTSOPパッケージで構成した場合、64MビットSDRAM(×16)が2個必要であるため、シ
ステムとしては面積で約1/4、容積で約1/3に小型化が実現できます。また、さらに大容量の
256Mビットまで製品展開の必要な用途に対しては、2個分のフットプリントをあらかじめ用意す
ることによって、ほぼTSOP1個分のスペースで256Mビット(×32または×64)を実現できます。
電源電圧は3.3VでPC100に対応しています。パッケージはJEDEC標準の90ピンBGAパッケージ
に準拠しており、ボールピッチが0.8mm、ボール径は0.45mmです。既存のCSPパッケージ（注2）
とは異なり、チップのシリコン面が露出していないため、ハンドリングも容易です。
今後は、PC133対応などの高速品、低電流仕様品および2.5V動作品の製品化を図る予定です。
そして、さらに大容量の512Mビット品などへ展開するなど、マルチチップ・パッケージSDRAM
シリーズの拡充を進めます。
注1） MC-FBGA：Multi Chip Fine pitch Ball Grid Arrayの略。
BGAはBall Grid Arrayの略で、入出力ピンとしてハンダボールを基板面にアレー状に
配置したパッケージ形態です。
注2） CSP：Chip Size (またはScale）Packageの略。
■ 応用製品例
デジタルカメラやPDAなど携帯型デジタル機器のバッファメモリ、およびメインメモリ
■ 価 格
| 製 品 名 | サンプル価格(円/ケ) |
| HM5212325FBPC | 4,500 |
■ 仕 様
| 製 品 名 | HM5212325FBPC |
| メモリ容量 | 128Mビット |
| ビット構成 | ×32 |
| バンク構成 | 4バンク |
| 動作電圧 | 3.3±0.3V |
| 動作速度 | PC100（CL3） |
| 動作電流 | 110mA |
| 待機時電流 | 4mA |
| 外形 | JEDEC標準 90ピンBGA |
| 外形寸法 | 10.0mm×13.0mm×1.45mm(max) |
以 上
|
