日立製作所は、このたび、携帯情報端末等に用いられるシステムLSIの高速性を改善する新回
路技術を開発し、フルデバイスで効果を実証しました。本技術により、今後の駆動電圧の低下と
ともに問題となるLSI間の性能ばらつきを抑制し、システムLSIの最大性能（高速性、低消費電力
化）を発揮することが可能です。そのため、LSI間の性能ばらつきの影響が予想される駆動電圧
1V以下の時代には必須な技術となります。
そして、今回、本技術を1.6Vで200MHz以上の高速動作が可能な430万トランジスタのマイクロ
プロセッサに適用した結果、1.5V動作時に10%の高速化が可能であることを確認しました。
携帯情報端末やマルチメディア機器の中枢を担うシステムLSIでは、電池寿命を伸ばすために
低消費電力化が必須となっています。そして、システムLSIの低消費電力化を図るためには、駆
動電圧を低く抑えることが最も効果的ですが、電圧を低下しつつ高速性を維持するためには、
LSIの微細化が必須となります。
しかし、LSIの微細化が進むと、寸法のばらつき、電圧や温度等の動作環境の変動がLSI性能
に影響を与え、0.18μｍ世代ではシステムLSIの性能を劣化させる原因となっています。そのた
め、性能のばらつきを補償することが、高性能化と低消費電力化を同時に実現する上で重要とな
ります。
そこで、当社ではこれらの課題に対応するため、以下の三つの回路技術を開発しました。
（１） 電源電圧、温度変化が生じても一定の動作速度を保つ「速度変動補償技術」
（２） LSIの高速化とチップ内ばらつきを抑える「順バイアス基板印加技術」
（３） LSIのスタンバイ時にリーク電流を抑える「スタンバイ電流低減技術」
これらの技術により、低動作電圧時の低消費電力システムLSIの性能のばらつきを補償できま
す。また、スタンバイ時の消費電力を大幅に削減することで、高速化と低消費電力化を同時に実
現することが可能です。
今回、本技術を、1.6V、200MHz、1,000MIPS(*1)/Wで動作する430万トランジスタのRISC型
マイクロプロセッサに適用し、その効果を検証しました。その結果、（１）の技術により、1.5V
から1.8Vの電源電圧変化時に、25%の動作周波数変化を補償することを確認しました。また、
(２)の技術により、1.5Vに電源電圧が低下した際、動作周波数を25MHz高速化し、1,200MIPS/W
の性能が達成できることを確認しました。さらに（３）の技術により、スタンバイ時の消費電流
が30μAに低減することを確認できました。
今回、1.6VのシステムLSIにおける効果を実証しましたが、今後LSIの電源電圧が下がると、
LSIの性能ばらつきがますます大きくなるため、駆動電圧が1V以下の時代においては、本技術が
必須となります。
なお、今回のシステムＬＳＩ高速化技術は、米国サンフランシスコで開催される国際固体素子
回路会議（ISSCC：International Solid-State Circuits Conference）」において発表しま
す。
＜技術の詳細＞
（１）速度変動補償技術
LSI内の回路の動作速度を計測し、望んだ速度となるように、トランジスタの基板端子に与え
る電圧（基板バイアス）を制御します。これにより、トランジスタの性能ばらつき、電源電圧変
化、温度変化などがあった場合でも、一定の動作速度を保つことが可能です。
（２）順バイアス基板印加技術
トランジスタの基板端子に最大0.5Vの順バイアス（*2）を印加します。これにより、基板バイ
アス制御の効果を高め、ショートチャネル効果（*3）によるLSIチップ内の性能ばらつきを減少
させることができ、さらに低電圧動作時に高速化を図ることも可能となります。
また、順バイアスを0.5Vに抑えることで、ラッチアップ（*4）などCMOS回路にとって逆効果と
なる現象は観測されません。
（３）スタンバイ電流低減技術
LSIが一時的に動作を停止するスタンバイ状態では、トランジスタの基板端子に1.5Vの逆バイ
アス（*5）を印加します。この技術により、トランジスタのリーク電流を低減し、低消費電力化
を実現しました。
＜用語説明＞
（*1）MIPS：Million Instruction Per Secondの略で、性能を表す指標。
1,000MIPSは1秒間に10億回の命令処理を実行する。
（*2）順バイアス：MOSトランジスタを構成するp型半導体を高電位に、またn型半導体を低電
位に電圧印加すること。順バイアスは電流が流れやすい方向のバイアスであり、pMOSト
ランジスタでは基板に低電位、nMOSトランジスタでは基板に高電位を印加すると、順バ
イアスとなる。
（*3）ショートチャネル効果：MOSトランジスタのゲート長が短くなることでトランジスタ性
能が変化する現象。
（*4）ラッチアップ：MOSトランジスタを構成するSi基板の内部にバイポーラトランジスタ構
造が生成されており、ここに大電流が流れることによってLSIを破壊する現象。
（*5）逆バイアス：MOSトランジスタを構成するp型半導体を低電位に、n型半導体を高電位に
電圧印加すること。逆バイアスは電流が流れにくい方向のバイアス。pMOSトランジスタ
では基板に高電位を、nMOSトランジスタでは基板に低電位を印加すると、逆バイアスに
なる。
以 上
|
