| HITACHI HOME | UP | SEARCH | | |
このニュースリリース記載の情報(製品価格、製品仕様、サービスの内容、発売日、お問い合わせ先、URL等)は、発表日現在の情報です。予告なしに変更され、検索日と情報が異なる可能性もありますので、あらかじめご了承ください。なお、最新のお問い合わせ先は、お問い合わせ一覧をご覧下さい。 |
平成12年2月8日 |
SiGeバイポーラトランジスタを用いた 40ギガビット光伝送用受信ICチップ、82ギガヘルツ分周器を開発 −ECL回路遅延時間5.5ピコ秒の世界最高速SiGe HBTを製品化− |
日立製作所は、このたび、シリコン(Si)ゲルマニウム(Ge)バイポーラトランジスタ(HBT :Hetero Bipolar Transistor)を用いた光伝送用の受信ICチップ3種と分周器を試作し、40ギ ガビット光伝送における実用レベルのICチップ性能、および世界最高速のミリ波帯動作を実証し ました。 SiGe HBTの素子性能は、遮断周波数(注1)が122ギガヘルツ、最大発振周波数(注2)が163ギガ ヘルツ、ゲート遅延時間が5.5ピコ秒という世界最高速を達成しています。また、本技術を活用 したダイナミック型分周器においても、世界最高速の82.4ギガヘルツミリ波帯の動作周波数を実 現しました。 なお、本技術を採用したLSIは、平成12年第3四半期に製品化する予定です。 近年、急速な情報化社会への移行とともに、それを構築する通信システムの高速化へのニーズ が高まっています。これに伴い、通信システムの送受信機に搭載される半導体デバイスにおいて も、現状レベル以上の高速性能化が要求されています。そして、この候補デバイスとして、SiGe をベース層に採用したSiGe HBTが注目され、高速化を実現するための開発が進められています。 トランジスタの高速化の性能指針には、遮断周波数と最大発振周波数があります。この二つの 性能を向上するためには、半導体デバイスそのものの高速化とともに、寄生抵抗と寄生容量を同 時に低減する必要があります。そこで、当社では、寄生抵抗と寄生容量を同時に低減するために、 シリコンとゲルマニウムの混晶(SiGe)を選択エピタキシャル成長法によって作製した最小線幅 0.2μmの「自己整合構造ヘテロ接合バイポーラトランジスタ(HBT)」を開発しました。 これにより、遮断周波数122ギガヘルツ、最大発振周波数163ギガヘルツ、ECL回路(注3)の伝 搬遅延時間5.5ピコ秒という世界最高速を達成しました。さらに、入力容量低減回路や能動負荷 回路などを採用し、40ギガビット光伝送における実用レベルの受信ICチップセットやミリ波帯分 周器に、今回開発したSiGe HBTを適用してその動作性能を実証しました。 今回開発した技術は、マルチメディアサービスを提供する次世代基幹伝送システムや高度交通 制御システム、さらには大容量無線アクセス・システムなどを実現する超高速・高周波デバイス 技術として期待されます。また、本技術を採用したLSIを平成12年第3四半期に製品化する予定で す。 なお、今回のSiGeバイポーラトランジスタの開発に関する研究成果は、米国サンフランシスコで 開催される国際固体素子回路会議(ISSCC:International Solid-State Circuits Conference) において発表します。 [技術の詳細] <0.2μm自己整合構造SiGe HBTの開発>(図1、2) (1)遮断周波数の向上 バイポーラトランジスタのベース層に、SiGe混晶を用いてGe原子の組成比を制御することで、 動作速度性能の支配的要因であるベース走行時間(注4)を短縮しました。今回は、Ge原子が最大 で15%の傾斜組成比分布とし、遮断周波数を122ギガヘルツにまで向上しました。 (2)最大発振周波数の向上 最大発振周波数は寄生容量と寄生抵抗によって決定されます。そこで、トランジスタ構造は、 大型計算機用LSIとして製品化されている0.2μmのBiCMOSを基本に、SiGeを動作領域で選択的 にエピタキシャル成長する技術を活かした自己整合構造とし、寄生容量を低減しました。 また、チタン・シリサイド膜をすべての電極上に積層することで、寄生抵抗を低減しています。 これにより、最大発振周波数を163ギガヘルツに向上しました。 以上の技術を統合して試作したSiGeベースHBTにて構成したECL回路のリング発振器を評価し た結果、伝搬遅延時間が5.5ピコ秒というSi技術としては世界最高速の性能を達成しました。 <ICチップの試作>(図3、4) 開発したSiGe HBTを用いて、40ギガビット光伝送用受信ICチップセットと、ミリ波帯分周器 を試作し、動作特性を確認しました。 (1)40ギガビット光伝送用受信ICチップセット 入力容量低減回路や能動負荷回路などを採用し、さらにトランジスタの高速化に合わせた回 路設計の最適化を行った結果、帯域が45ギガヘルツの前置増幅器IC、40ギガヘルツでの利得が 32デシベルのリミット増幅器IC、識別器内蔵で高感度の1:4分離回路ICを実現しました。 これらのICはすべて実用レベルの性能を満足できます。 (2)ミリ波帯分周器 トランジスタの高速性能を生かして最適設計したダイナミック型分周器により、世界最高速 82.4ギガヘルツのミリ波帯の動作周波数を実現しました。 <用語解説> (1) 遮断周波数:素子が電流を増幅できる最高の周波数で、デジタル回路の高速動作性能を示 す指標。 (2) 最大発振周波数:素子が電力を増幅できる最高の周波数で、アナログ回路の高速動作性能 を示す指標。 (3) ECL回路:エミッタ結合形論理回路。 (4) ベース走行時間:エミッタから放出された電子がベース層を通過してコレクタに達するま での時間。 以 上
|
WRITTEN BY Secretary's Office |